臺積電3nm更新：N3P量產，N3X步入正軌

臺積電在其 2025 年北美技術研討會上透露，該公司按計劃于 2024 年第四季度開始采用其性能增強型 N3P（第 3 代 3nm 級）工藝技術生產芯片。N3P 是 N3E 的后續產品，面向需要增強性能同時保留 3nm 級 IP 的客戶端和數據中心應用程序。該技術將在今年下半年由 N3X 接替。

TSMC 的 N3P 是 N3E 的光學縮小版，它保留了設計規則和 IP 兼容性，同時在相同漏電流下提供 5% 的性能提升，或在相同頻率下提供 5% – 10% 的功率降低，同時為具有典型邏輯、SRAM 和模擬模塊組合的設計提供了 4% 的晶體管密度提升。由于 N3P 的密度增益來自改進的光學器件，因此它可以在所有芯片結構上實現更好的擴展，特別是有利于 SRAM 密集型高性能設計。N3P 現已投入生產，因此該公司目前正在為其主要客戶構建基于這項技術的產品。

宣傳 TSMC 新工藝技術的 PPA 改進

*TSMC 公布的芯片密度反映了由 50% 邏輯、30% SRAM 和 20% 模擬組成的“混合”芯片密度。
**在同一區域。
以相同的速度。

但是，用于高性能應用的 3nm 級工藝技術的時代并不止于 N3P。該節點之后將是 N3X，與 N3P 相比，它有望在相同功率下將最大性能提高 5%，或在相同頻率下將功耗降低 7%。然而，與 N3P 相比，N3X 的主要優勢在于它支持高達 1.2V 的電壓（這對于 3nm 級技術來說是極端的），這將為需要它的應用程序（即客戶端 CPU）啟用絕對最大可能的頻率 （Fmax）。該 Fmax 需要一個權衡：泄漏功率提高 250%，因此芯片開發人員在構建具有 1.2V 電壓的基于 N3X 的設計時必須小心。N3X 芯片的量產有望在今年下半年進行。

“N3P 于去年年底，即 2024 年開始生產，”臺積電業務發展和全球銷售高級副總裁兼副首席運營官 Kevin Zhang 說。“我們將繼續增強我們的 3nm 技術。[…]我們的策略是在引入新節點后，我們繼續進行增強，以便讓我們的客戶獲得技術擴展的好處。[…]我們認識到，對于我們的客戶來說，進入 [新] 節點是一項重大投資，例如，在生態系統上開發 IP。因此，我們希望我們的客戶繼續從他們對每個新節點的投資中獲得更多收益，但與此同時，我們正在為他們提供產品級別的增強。

TSMC 傾向于在一個工藝開發套件中提供工藝技術的多次迭代（例如 N5、N5P、N4、N4P、N4C）。一方面，這使公司能夠盡可能長時間地使用昂貴的設備，另一方面，這也允許其客戶盡可能長時間地重復使用他們的 IP。因此，N3P 是 N3X 是 N3 系列生產節點的自然補充。

雖然技術愛好者的目光都集中在臺積電依賴全環繞柵極 （GAA） 納米片晶體管的 2nm 級制造工藝上，但未來幾個季度將投放市場的絕大多數用于客戶端應用的先進處理器（包括下一代 iPhone、iPad 和 Mac）都將采用臺積電的 N3 系列工藝技術制造。