采用高級(jí)節(jié)點(diǎn)ICs實(shí)現(xiàn)從概念到推向消費(fèi)者的最快途徑(08-100)

　　綜述

　　在一個(gè)依靠消費(fèi)者對(duì)更精密產(chǎn)品的需求越來(lái)越高的市場(chǎng)里，半導(dǎo)體公司正在迅速地向45納米、以及更小的高級(jí)工藝節(jié)點(diǎn)發(fā)展。這些技術(shù)帶來(lái)了芯片質(zhì)量和性能的大大提升，在系統(tǒng)級(jí)芯片上實(shí)現(xiàn)了更高級(jí)的復(fù)雜應(yīng)用功能整合程度。然而，隨著更多的設(shè)計(jì)進(jìn)化到高級(jí)技術(shù)，半導(dǎo)體公司面臨的設(shè)計(jì)挑戰(zhàn)也在激增，無(wú)法確保迅速量產(chǎn)的風(fēng)險(xiǎn)也在提高。

　　通過(guò)結(jié)合全新的設(shè)計(jì)、開(kāi)發(fā)、實(shí)現(xiàn)、分析、簽收和制造方法，Cadence提供了革命性的設(shè)計(jì)手段，提供了新一代設(shè)計(jì)的大規(guī)模量產(chǎn)所需的革命性成果。通過(guò)幫助在高級(jí)節(jié)點(diǎn)下進(jìn)行設(shè)計(jì)的半導(dǎo)體公司盡早(在設(shè)計(jì)階段期間)預(yù)防制造問(wèn)題，Cadence高級(jí)節(jié)點(diǎn)設(shè)計(jì)(Cadence Advanced Node Design)解決方案提供了所需的全方位技術(shù)，確保將產(chǎn)品概念最快地轉(zhuǎn)化為提供給消費(fèi)者的實(shí)際產(chǎn)品。

　　在走向新一代制造技術(shù)的過(guò)程中，工程專(zhuān)家必須對(duì)付呈螺旋形增加的各種技術(shù)問(wèn)題。以更為復(fù)雜的制造工藝進(jìn)行制作，對(duì)于需要在工藝變化、次品率和制造影響越來(lái)越大的環(huán)境中預(yù)測(cè)性能的設(shè)計(jì)師來(lái)說(shuō)，次波長(zhǎng)設(shè)備帶來(lái)了更大的挑戰(zhàn)。更大型的設(shè)計(jì)意味著大幅膨脹的數(shù)據(jù)集不僅要計(jì)算更多的晶體管，還要計(jì)算與增加的電子與物理效應(yīng)陣列有關(guān)的增加數(shù)據(jù)，這會(huì)極大地影響45納米設(shè)計(jì)的表現(xiàn)。

　　圖1 每一代工藝中隨著工藝變化的擴(kuò)大，延遲差異性也在增大。

　　正如圖1所示，在前幾代的技術(shù)中可以被放心地忽略的制造影響，到了新一代的技術(shù)中，會(huì)對(duì)設(shè)計(jì)性能造成極大的影響。對(duì)低于90納米的設(shè)計(jì)，傳統(tǒng)的延遲計(jì)算不再精確。設(shè)計(jì)師需要更強(qiáng)大的分析法以及更精密的模型，才能在更廣的工藝類(lèi)型、電壓和溫度變化范圍內(nèi)計(jì)算制造差異。然后在物理設(shè)計(jì)與制作期間，工程師需要靈活的開(kāi)發(fā)方法學(xué)，能夠在更為復(fù)雜的制造過(guò)程中保持設(shè)計(jì)目標(biāo)。