Cadence攜手NVIDIA革新功耗分析技術，加速開發十億門級AI設計

楷登電子（美國 Cadence 公司）近日宣布，通過與NVIDIA的緊密合作，公司在硅前設計功耗分析方面取得重大飛躍。借助 Cadence^? Palladium^? Z3 Enterprise Emulation Platform 的先進功能，利用 Cadence 全新 Dynamic Power Analysis（DPA）應用程序，Cadence 與 NVIDIA 實現了業界曾認為難以企及的目標：在短短數小時內完成對十億門級 AI 設計的硬件加速動態功耗分析，覆蓋數十億個周期，分析精度高達 97%。得益于這一里程碑式突破，專注 AI、機器學習（ML）和 GPU 加速應用的半導體和系統開發人員能夠設計出更高能效的系統，同時縮短產品上市時間。

當今最先進半導體與系統的巨大復雜性和超高算力要求，正為設計者帶來嚴峻挑戰——迄今為止，工程師們仍無法在真實運行場景中精準預測其功耗表現。傳統功耗分析工具僅能支持數十萬周期內的測算，超出該范圍則耗時長到不切實際。通過與 NVIDIA 密切合作，Cadence 利用硬件輔助的功耗計算加速和并行處理創新技術，成功克服這些挑戰，在設計初期實現了前所未有的數十億周期級高精度功耗分析。

Cadence 副總裁兼總經理 Dhiraj Goswami 表示：“長期以來，Cadence 與 NVIDIA 緊密合作，攜手推出多種變革性技術。此次項目突破了功耗分析的技術極限，在短短兩到三個小時內即可完成對數十億周期的分析，能夠助力客戶以超凡信心達成嚴苛的性能與功耗指標，大幅縮短芯片上市周期。”

NVIDIA 硬件工程副總裁 Narendra Konda 表示：“隨著代理式 AI 時代的到來以及新一代 AI 基礎設施的迅速發展，工程師亟需借助精密工具來設計更為節能高效的解決方案。通過將 NVIDIA 在加速計算領域的專業知識與 Cadence 的先進 EDA 技術相結合，我們正在推動硬件加速功耗分析技術的發展，以便在加速計算平臺上實現更精確的能效評估。”

Palladium Z3 平臺結合 DPA 應用程序，可在實際工作負載下準確估算功耗，使設計人員在設計尚可優化階段，于流片前完成對功能、功耗和性能的驗證。在 AI、ML 和 GPU 加速應用中，早期功耗建模尤為重要，不僅有助于提高能效，還可避免因半導體設計過度或不足而導致的項目延遲。目前，Palladium DPA 已集成至 Cadence 的分析和實現解決方案中，設計人員能夠在整個設計流程中完成功耗估算、優化與簽核，從而實現高效的芯片和系統設計。