嵌入式處理器MPC8272與外設的息線適配

在一個系統(tǒng)中，可能存在多片數(shù)字信號處理器TMS320VC5416，它們分別完成DTMF收發(fā)號、FSK來電號碼顯示和會場話音融合等功能。TMS320VC5416采用8位HPI接口與嵌入式處理器進行數(shù)據(jù)交換，其通信原理與兩個處理器之間采用雙口RAM進行數(shù)據(jù)通信相似，即兩處理器共享一段內(nèi)存空間，分不同時間對其讀寫操作。當處理器1正在對一個內(nèi)存地址操作(讀或?qū)?，而處理器2也需對其進行操作(寫或讀)時，此時輸出忙占用信號，處理器2需等待忙占用信號結(jié)束后才能完成本次寫或讀操作。TMS320VC5416與雙口RAM IDT71V321的不同之處在于：嵌入式處理器操作IDT71V321是直接內(nèi)存操作，而嵌入式處理器操作TMS320VC5416是通過HPI接口地址、數(shù)據(jù)寄存器間接操作TMS320VC5416的內(nèi)存空間的。另外，TMS320VC5416的HPI接口忙信號HRDY為高電平有效，IDT71V321接口忙信號BUSY為低電平有效。HRDY和BUSY信號的產(chǎn)生均具有隨機性，且隨著總線操作頻率的增加而加大；忙等待時間tRDY和tBUSY也具有不確定性，與其通信的處理器運行速度的快慢有關，讀寫時序如圖4所示。

VGGl2864E是北京維信諾科技有限公司開發(fā)的128×64點陣OLED顯示模塊，讀寫時序如圖5所示。該OLED模塊的使能信號E的周期tEC最小為1 000 ns(相當于固定1 Mbps的總線速率)，使能信號脈沖寬度tEH、tEL最小為450 ns。嵌入式處理器MPC8272若采用總線方式直接控制0LED模塊，則MPC8272的讀、寫周期最大值為170 ns，其讀、寫時序不能滿足該OLED模塊的要求，需設計相應的外部硬件等待邏輯電路來擴展MPC8272的讀、寫周期時長，以滿足OLED模塊的要求。

3 總線適配設計
快速嵌入式處理器與慢速外設的總線適配方法大致有3種：降低外部總線頻率、調(diào)整片選控制寄存器時鐘周期數(shù)和使用外部輸入確認信號TA(Intel處理器名為數(shù)據(jù)準備好信號RDY，三星處理器名為總線周期延長請求信號nwait，它們的工作原理相同)。
降低嵌入式處理器外部總線頻率可加長總線數(shù)據(jù)傳輸周期，達到與低速外設匹配的目的，但大大降低了處理器的利用率和效率。該方法不可取。
調(diào)整嵌入式處理器片選控制寄存器的插入時鐘周期數(shù)，可以滿足總線周期固定且不大于處理器外部總線周期的外設的要求，但不能滿足總線周期不確定和大于處理器外部總線周期的外設的要求。例如，MPC8272的外部總線工作頻率為100 MHz，外部總線指令周期最大為170 ns，可以滿足總線周期小于170 ns的外設的要求，但不能與0LED模塊(周期為l000 ns)連接。由于TMS320VC5416和IDT71V321接口的不確定性，其總線也不能與嵌入式處理器總線直接連接，需使用其外部輸入確認信號TA并設計外部邏輯電路進行適配，以滿足穩(wěn)定、可靠的外部總線讀寫需要，其硬件連接如圖6所示。MT90826數(shù)據(jù)總線接口為16位寬，設置MPC8272的片選CS4為16位寬與其匹配；其他外設數(shù)據(jù)總線均為8位寬，共用MPC8272的片選CS5，并與高位地址線A18、A17進行地址譯碼產(chǎn)生其他外設的片選使能信號。CPLDEPM3064的詳細設計如圖7所示。