功耗文章最新資訊

負電容有哪些積極用途？

負電容（NC）主要用于降低電子設(shè)備的功耗并實現(xiàn)超低功耗納米電子學(xué)。通過利用鐵電材料的獨特性能，NC 可用于克服傳統(tǒng)晶體管的局限性，并有可能帶來更節(jié)能的電子設(shè)備，從傳感器到高頻、高功率氮化鎵（GaN） HEMT。正常電容是存儲與施加電壓成比例的電荷的能力。當(dāng)電荷的變化發(fā)生在與施加電壓變化相反的方向時，這就是 NC。NC 主要存在于某些鐵電材料中，有時稱為鐵電負電容。這些鐵電體在其轉(zhuǎn)變溫度以下表現(xiàn)出雙自由能特性（圖1a）。當(dāng)繪制材料中的極化（P）與電場（E）時，這會導(dǎo)致“S”形曲線（圖 1b）。
關(guān)鍵字：負電容功耗

低功耗藍牙降低汽車射頻器件功耗

現(xiàn)代車輛采用越來越多的射頻（RF）技術(shù)，以滿足客戶對性能和功能的期望。然而，滿足這些要求只會增加整體設(shè)計的復(fù)雜性，并帶來與認證和認證相關(guān)的挑戰(zhàn)。考慮到多種無線電技術(shù)的同時運行需要在開發(fā)過程中采取特殊的干擾預(yù)防措施，以及廣泛的車輛測試以確保服務(wù)可用性和高質(zhì)量的用戶體驗，這種設(shè)計挑戰(zhàn)只會增加。為了克服這些障礙，設(shè)計人員正在轉(zhuǎn)向低功耗藍牙（LE）。它作為減少車輛中射頻技術(shù)數(shù)量的解決方案越來越受歡迎，并且可能會擴展到鑰匙扣、胎壓監(jiān)測系統(tǒng) （TPMS）和數(shù)字鑰匙系統(tǒng)。由于低功耗藍牙軟件堆棧提供特定的優(yōu)化配置
關(guān)鍵字：低功耗藍牙汽車射頻器件功耗 TPMS 數(shù)字鑰匙

未來的危機：人工智能數(shù)據(jù)中心的功耗

人工智能數(shù)據(jù)中心的能源消耗速度大約是電網(wǎng)新增電力速度的四倍，這為發(fā)電地點、人工智能數(shù)據(jù)中心的建設(shè)地點以及更高效的系統(tǒng)、芯片和軟件架構(gòu)的根本轉(zhuǎn)變奠定了基礎(chǔ)。對于美國和中國來說，這些數(shù)字尤其引人注目，它們正在競相擴大人工智能數(shù)據(jù)中心。美國能源部委托編寫的一份 2024 年報告顯示，去年，美國數(shù)據(jù)中心消耗了約 4.4% 的總發(fā)電量，約合 176 太瓦時。預(yù)計到 2028 年，這一數(shù)字將增加到 325 至 580 太瓦時，分別占美國所有發(fā)電量的 6.7% 至 12%。圖 1：2014 年至 2028 年總發(fā)電量與
關(guān)鍵字：人工智能數(shù)據(jù)中心功耗

當(dāng)今的處理器架構(gòu)能否更高效？

多年來，處理器在專注于性能的同時幾乎沒有對其他任何東西負責(zé)。但現(xiàn)在，性能雖然還是很重要的參考指標(biāo)，但處理器還必須對功耗負責(zé)。
關(guān)鍵字：處理器架構(gòu) 處理器優(yōu)化功耗

未來的芯片將比以往任何時候都更熱

5多年來，在摩爾定律似乎不可避免的推動下，工程師們設(shè)法每兩年將他們可以封裝到同一區(qū)域中的晶體管數(shù)量增加一倍。但是，當(dāng)該行業(yè)追求邏輯密度時，一個不需要的副作用變得更加突出：熱量。在當(dāng)今的 CPU 和 GPU 等片上系統(tǒng) （SoC）中，溫度會影響性能、功耗和能效。隨著時間的推移，過多的熱量會減慢關(guān)鍵信號在處理器中的傳播，并導(dǎo)致芯片性能的永久下降。它還會導(dǎo)致晶體管泄漏更多電流，從而浪費功率。反過來，增加的功耗會削弱芯片的能源效率，因為執(zhí)行完全相同的任務(wù)需要越來
關(guān)鍵字：芯片功耗散熱

英特爾工程師談客戶端處理器取消超線程：同功耗面積下性能更出色

4 月 14 日消息，英特爾核心設(shè)計團隊高級首席工程師 Ori Lempel 在接受外媒 KitGuru 采訪上表示，該企業(yè)在酷睿 Ultra 2000 系列客戶端處理器中取消性能核（P Core）的超線程，與無超線程設(shè)計更優(yōu)秀的同功耗面積下表現(xiàn)密切相關(guān)。Ori Lempel 表示，根據(jù)經(jīng)驗估算數(shù)據(jù)，相較硬件上支持超線程 / 同步多線程 (SMT) 但關(guān)閉這一功能的核心，開啟超線程能提升 30% 的 IPC 但會增加 20% 的功耗，而硬件設(shè)計上不支持超線程的核心能在相同 IPC 下降低 15%
關(guān)鍵字：英特爾客戶端處理器超線程功耗

芯原股份：滿足邊緣智能算力所需有效控制成本功耗

作為人工智能的一個子集，邊緣智能專注于在數(shù)據(jù)產(chǎn)生的位置（即網(wǎng)絡(luò)的“邊緣”）進行數(shù)據(jù)處理和分析，邊緣智能的優(yōu)勢在于它能夠提供低延遲、高可靠性的數(shù)據(jù)處理，同時由于減少了數(shù)據(jù)在網(wǎng)絡(luò)中的傳輸，可有效保護數(shù)據(jù)隱私。此外，邊緣智能可以在沒有網(wǎng)絡(luò)連接或網(wǎng)絡(luò)不穩(wěn)定的情況下工作，這對于某些應(yīng)用場景至關(guān)重要。芯原微電子（上海）股份有限公司（簡稱“芯原股份”或“芯原”）執(zhí)行副總裁、業(yè)務(wù)運營部總經(jīng)理汪洋認為，相比于大模型等人工智能應(yīng)用，邊緣智能的應(yīng)用場景主要集中在對實時性、安全性和隱私性要求較高的領(lǐng)域，除了如手機、電腦等個人消費
關(guān)鍵字： 202406 芯原股份邊緣智能算力功耗

CMOS反相器開關(guān)功耗的仿真

當(dāng)CMOS反相器切換邏輯狀態(tài)時，由于其充電和放電電流而消耗功率。了解如何在LTspice中模擬這些電流。本系列的第一篇文章解釋了CMOS反相器中兩大類功耗：動態(tài)，當(dāng)反相器從一種邏輯狀態(tài)變?yōu)榱硪环N時發(fā)生。靜態(tài)，由穩(wěn)態(tài)運行期間流動的泄漏電流引起。我們不再進一步討論靜態(tài)功耗。相反，本文和下一篇文章將介紹SPICE仿真，以幫助您更徹底地了解逆變器的不同類型的動態(tài)功耗。本文關(guān)注的是開關(guān)功率——當(dāng)輸出電壓變化時，由于電容充電和放電而消耗的功率。LTspice逆變器的實現(xiàn)圖1顯示了我們將要使用的基本LTspice逆變器
關(guān)鍵字： CMOS，反相器，功耗仿真，LTspice

CMOS反相器的功耗

本文解釋了CMOS反相器電路中的動態(tài)和靜態(tài)功耗。為集成電路提供基本功能的CMOS反相器的發(fā)展是技術(shù)史上的一個轉(zhuǎn)折點。這種邏輯電路突出了使CMOS特別適合高密度、高性能數(shù)字系統(tǒng)的電氣特性。CMOS的一個優(yōu)點是它的效率。CMOS邏輯只有在改變狀態(tài)時才需要電流——簡單地保持邏輯高或邏輯低電壓的CMOS電路消耗的功率非常小。一般來說，低功耗是一個理想的功能，當(dāng)你試圖將盡可能多的晶體管功能封裝在一個小空間中時，這尤其有益。正如計算機CPU愛好者提醒我們的那樣，充分去除集成電路中的熱量可能很困難。如果沒有CMOS反相
關(guān)鍵字： CMOS，反相器，功耗

掌握幾個技巧降低運放電路中的功耗！

問：了解運算放大器電路中的功耗設(shè)計為了了解運算放大器電路中的功耗問題，我們首先明白具有低靜態(tài)電流 (IQ)的放大器以及增加反饋網(wǎng)絡(luò)電阻值與功耗之間的關(guān)系。讓我們首先考慮一個可能需要關(guān)注功率的示例電路：電池供電的傳感器在 1kHz時生成 50mV 幅度和 50mV 偏移的模擬正弦信號。信號需要放大到 0V 至 3V 的范圍以進行信號調(diào)節(jié)（圖 1），同時要盡可能節(jié)省電池電量，這將需要增益為 30V/V 的同相放大器配置，如圖 2 所示。那么，我們應(yīng)該如何來優(yōu)化該電路的功耗呢？圖 1 : 示例電路中的輸入及輸
關(guān)鍵字：運放電路運放電路功耗

Meta 展示新款 MTIA 芯片：5nm 工藝、90W 功耗、1.35GHz

4 月 11 日消息，Meta 公司于 2023 年 5 月推出定制芯片 MTIA v1 芯片之后，近日發(fā)布新聞稿，介紹了新款 MTIA 芯片的細節(jié)。MTIA v1 芯片采用 7nm 工藝，而新款 MTIA 芯片采用 5nm 工藝，采用更大的物理設(shè)計（擁有更多的處理核心），功耗也從 25W 提升到了 90W，時鐘頻率也從 800MHz 提高到了 1.35GHz。Meta 公司表示目前已經(jīng)在 16 個數(shù)據(jù)中心使用新款 MTIA 芯片，與 MTIA v1 相比，整體性能提高了 3 倍。但 Meta 只主動表示
關(guān)鍵字： Meta MTIA 芯片 5nm 工藝 90W 功耗 1.35GHz

磁滯現(xiàn)象簡介：與速率相關(guān)和與速率無關(guān)的磁滯現(xiàn)象

本文是磁滯系列文章的第二篇，解釋了工程系統(tǒng)中發(fā)現(xiàn)的兩種磁滯類型。在前一篇文章中，我介紹了磁滯的概念，并解釋了磁滯系統(tǒng)的輸出如何依賴于輸入的當(dāng)前狀態(tài)和系統(tǒng)的歷史。在這篇文章中，我想提供一個更完整的理論圖片，通過檢查率依賴和率無關(guān)磁滯之間的差異。我們還將研究磁滯和功耗之間的關(guān)系。磁滯和延遲之前，我引用了磁滯的四個定義。我們當(dāng)時討論了其中兩個，現(xiàn)在我們將討論另外兩個：“由于產(chǎn)生效應(yīng)的機制發(fā)生變化而引起的觀察效應(yīng)變化的磁滯”，《牛津電子與電氣工程詞典》。“由于摩擦等阻力導(dǎo)致的預(yù)期值的磁滯效應(yīng)”—牛津化學(xué)工程詞典。
關(guān)鍵字：磁滯電氣工程功耗

以降壓穩(wěn)壓器解決電流回路發(fā)送器功耗問題

本文介紹如何使用 100 mA高速同步單芯片降壓型切換穩(wěn)壓器取代LDO穩(wěn)壓器，為電流回路發(fā)送器設(shè)計精巧型電源。文中評估其性能，并選擇符合嚴格的工業(yè)標(biāo)準(zhǔn)的組件。并提供效率、啟動和漣波測試數(shù)據(jù)。自動化控制在工業(yè)和消費類應(yīng)用中越來越普遍，但即使是一流的自動化解決方案，也要依賴一種古老的技術(shù)：電流回路。電流回路是控制回路中普遍存在的組件，可以雙向工作：其將測量結(jié)果從傳感器傳遞至可編程邏輯控制器（PLC），反之，也可將控制輸出從PLC傳遞給制程調(diào)變裝置。4 mA至20 mA的電流回路是透過雙絞線將數(shù)據(jù)從遠程傳感器準(zhǔn)
關(guān)鍵字：降壓穩(wěn)壓器電流回路發(fā)送器功耗 ADI

尺寸最小+功耗最低，三星即將宣布MRAM重要突破

據(jù)外媒報道，三星電子即將在國際電子器件會議（IEDM）上報告其在新一代非易失性存儲器件領(lǐng)域的最新研究進展。會議接收的資料顯示，三星研究人員在14nm FinFET邏輯工藝平臺上實現(xiàn)了磁性隧道結(jié)堆疊的磁阻式隨機存取存儲器(MRAM)制造，據(jù)稱是目前世界上尺寸最小、功耗最低的非易失性存儲器。該團隊采用三星28nm嵌入式MRAM，并將磁性隧道結(jié)擴展到14nm FinFET邏輯工藝。三星研究人員將在12月召開的國際電子器件會議上就此進行報告。論文中提到，該團隊生產(chǎn)了一個獨立的存儲器，其寫入能量要求為每比特25pJ
關(guān)鍵字：功耗三星 MRAM

如何利用輸入高阻技術(shù)來降低解決方案的功耗并減小尺寸？

在多路復(fù)用(muxed)逐次逼近寄存器模數(shù)轉(zhuǎn)換器(SAR ADC)應(yīng)用中，一般會有尺寸和功耗限制，這通常取決于每通道模擬信號鏈的設(shè)計選擇。本文說明為什么采用模擬輸入高阻（高阻抗）技術(shù)的多路復(fù)用SAR ADC是在不影響性能和精度的情況下大幅減小解決方案尺寸和降低功耗的關(guān)鍵。多路復(fù)用SAR ADC通常用于需要不斷監(jiān)測系統(tǒng)中多個關(guān)鍵變量的應(yīng)用。在光通信應(yīng)用中，可以通過光功率測量監(jiān)測激光偏壓，而在VSM應(yīng)用中可以監(jiān)測來自電極的EEG/ECG信號。這些多路復(fù)用應(yīng)用有一些共同的要求：●有很多通道需要監(jiān)測。一般來說，A
關(guān)鍵字： ADI 功耗

共458條 1/31 1 2 3 4 5 6 7 8 9 10 » ›|

功耗介紹

定義　　功率的損耗，指設(shè)備、器件等輸入功率和輸出功率的差額。功率的損耗。電路中通常指元、器件上耗散的熱能。有時也指整機或設(shè)備所需的電源功率。　　功耗同樣是所有的電器設(shè)備都有的一個指標(biāo)，指的是在單位時間中所消耗的能源的數(shù)量，單位為W。不過復(fù)印機和電燈不同，是不會始終在工作的，在不工作時則處于待機狀態(tài)，同樣也會消耗一定的能量（除非切斷電源才會不消耗能量）。因此復(fù)印機的功耗一般會有兩個，一個是 [ 查看詳細 ]