ML7204和PicoBlaze軟核處理器實現低速話音編解碼系統
加入技術交流群
ML7204專用語音處理器可提供多種速率的編解碼功能，包括A律和U律2種不同的PCM和G．729A低速壓縮話音編解碼。該器件內置FIF0緩存器，具有合成語音質量高、抗誤碼性能好等特點，并在語音通信，特別是VoIP系統中應用廣泛。基于8051構架的開源微處理器內核PicoBlaze配合FPGA解決常量編碼可編程狀態機(KCPSM)問題，可以使系統同時具備處理復雜控制和時序邏輯的能力。這里介紹了ML7204的基本性能和工作原理，微處理器內核PicoBlaze的開發流程及其使用方法，并且給出通過PicoBlaze配置、控制ML7204實現單路G．729A語音編解碼的系統設計方案。
1 ML7204功能簡介
ML7204具有如下特點：內置640字節FIF0，為數據收發提供緩存；支持ITU的G．711、G．729A等分組語音處理標準；回音抵消和抑制、靜音檢測和舒適噪音等提高分組語音處理性能；收、發增益控制；以數據、地址總線方式訪問控制寄存器。
ML7204分組語音處理器件的接口是從硬件連接和功能兩方面考慮，包括語音、PCM、中斷、時鐘、處理器等接口。其中，語音接口(Voice I／F)模擬話音信號的輸入輸出，內置可調增益放大器和A／D和D／A轉換器；PCM接口(PCM I／F)用于非壓縮語音信號的輸入輸出，為64 kb／s率或a率壓擴的PCM信號；中斷接口(INT I／F)提供異常狀況的信號指示；時鐘接口(CLK I／F)既可外置晶體，也可直接輸入時鐘信號，時鐘頻率12．288 MHz；處理器接口(MCU I／F)包括8位數據、地址總線以及讀、寫使能、片選信號，實現微處理器與ML7204的通信，并實現微處理器對ML7204的控制、以及ML7204的狀態檢測。ML7204有復位、初始化配置、運行3種工作模式，如圖1所示。ML7204上電后，復位信號有效(PDNB=0)時，內核重啟，則ML7204進入復位模式(Power Down State)；初始化配置模式(Initial State)是當復位信號釋放(PDNB=1)時，所有狀態重置等待處理器配置。處理器通過修改控制寄存器完成器件的初始化配置；初始化完成后器件進入運行模式(OperationState)，開始正常運行，此時通過設置PDNB或控制寄存器的軟復位信號使ML7204重新進入復位模式等待初始化。
2 微處理器內核PicoBlaze簡介
PicoBlaze的特點如下：Xilinx公司專為Virtex、Spartan系列FPGA和CoolRunner系列CPLD設計的嵌入式專用8位微處理器IP Core；占用邏輯資源少，只占96 slices(Sparta-3X(22S200E資源的5％)：運行速度快，最高可達40 MI／s；指令集豐富，包括邏輯操作、輸入，輸出、算術運算等指令；開源、免費的編譯器kcpsm3。
PicoBlaze微處理器接口從數據和控制兩方面考慮，包括復位、時鐘、讀信號、寫信號、數據輸入、數據輸出等接口。如圖2所示。
復位接口(reset)是異步復位、高有效、清除PicoBlaze內核所有狀態，但不清除程序代碼；時鐘接口(clk)是輸入主時鐘，最高速率35 MHz；地址總線接口(port_id[7：0])為PicoBlaze內核的地址總線，持續2個時鐘節拍有效；數據總線接口(out_port[7：0])是PicoBlaze內核的數據總線，持續2個時鐘節拍有效；讀信號接口(read_strobe)是讀脈沖信號，當該信號為高時，port_id[7：0]輸出有效數據；寫信號接口(write_strobe)，寫脈沖信號，當該信號為高時，port_id[7：O]輸入有效數據。
評論