• <li id="00i08"><input id="00i08"></input></li>
  • <sup id="00i08"><tbody id="00i08"></tbody></sup>
    <abbr id="00i08"></abbr>
  • 首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
    EEPW首頁 >> 主題列表 >> planahead

    planahead 文章 最新資訊

    如何使用PlanAhead/Adept加速管腳排布

    • 如何使用PlanAhead/Adept加速管腳排布-在排布FPGA管腳生成ucf文件的過程中,當FPGA管腳較多的時候,手工排布管腳不僅效率低,而且很容易出錯。借助PlanAhead和Adept等工具,可以很方便快速的實現管腳排布。
    • 關鍵字: PlanAhead  Adept  FPGA  

    基于FPGA的動態局部可重構實現方法

    • 該實現方案借助嵌入式開發套件EDK建立一個處理器系統,同時借助Xilinx ISE工具建立一個頂層模塊,該頂層模塊包含了作為子模塊的處理器系統和同樣作為子模塊的局部重構模塊。
    • 關鍵字: 動態局部可重構  OPB總線  FPGA  PlanAhead  EDK  

    使用 PlanAhead Design 工具提高設計性能

    • PlanAhead 軟件提供了一種解決方案越來越多的客戶在賽靈思reg; PlanAheadtrade; 設計分析工具提供的層次化設計方法學中找到解決方案。PlanAhead 軟件為 FPGA 設計流程增加了可視性和控制。通過解決物理方面(介于邏
    • 關鍵字: PlanAhead  Design  設計性能    

    XILINX宣布推出PLANAHEAD 8.2設計套件

    • 進一步擴展 65-NM VIRTEX-5 FPGA性能優勢 新版軟件可提高性能、加快設計收斂速度并提供了更好的信號完整性分析能力  賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX)宣布即日起推出PlanAhead™ 分層設計和分析軟件8.2版。新版軟件支持賽靈思公司最新的Virtex™-5 LX系列65nm FPGA器件。配合賽靈思公司的集成軟件環境(ISE͐
    • 關鍵字: 65nm  FPGA  ISE  PlanAhead  Virtex-5  Xilinx  單片機  嵌入式系統  賽靈思  通訊  網絡  無線  
    共4條 1/1 1

    planahead介紹

    您好,目前還沒有人創建詞條planahead!
    歡迎您創建該詞條,闡述對planahead的理解,并與今后在此搜索planahead的朋友們分享。    創建詞條

    熱門主題

    樹莓派    linux   
    關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
    Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
    《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
    備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
    主站蜘蛛池模板: 嘉黎县| 沧州市| 德钦县| 聊城市| 盐源县| 泗阳县| 滨海县| 嘉定区| 外汇| 祁阳县| 澳门| 松原市| 虞城县| 长春市| 灌云县| 寿光市| 伊金霍洛旗| 英山县| 光山县| 喜德县| 鄄城县| 腾冲县| 宜春市| 交城县| 义马市| 漳平市| 无为县| 玉龙| 盐津县| 洛浦县| 芦溪县| 榆中县| 永州市| 黄大仙区| 张家港市| 淮阳县| 高雄市| 格尔木市| 壤塘县| 苗栗市| 竹溪县|