Cadence新技術加速模擬和混合信號驗證

　　全球電子設計創新領先企業Cadence設計系統公司(納斯達克: CDNS)，今天宣布Cadence®Virtuoso® Spectre® Circuit Simulator中的高級“turbo”技術目前已經推出，這是業界領先的模擬SPICE電路仿真器，獲得了全面的晶圓廠支持。這種turbo技術能夠在提升性能的同時，確保硅片的精確性，讓設計師能夠驗證他們復雜的大型模擬設計，例如PLL(phase-locked loops)、ADC(analog-to-digital converters)、收發器、CDR(clock data recovery)和供電電路。

　　全新的Spectre turbo技術可以解決各種模擬設計方法學和工藝節點中存在的各類挑戰，比起現有的解決方案可以實現5到10倍的性能提升，同時又不會損失精確性。這使得模擬和混合信號設計師可以驗證大型,復雜設計，將結果與芯片行為相關聯，同時滿足迫切的流片進度要求。這種turbo技術還可以有效分析高級工藝節點中可能對設計造成威脅的物理寄生效應的潛在影響，對那些有大量寄生效應的設計實現10到20倍的性能提升。

　　多家業界領先的公司參與到早期的體驗計劃，讓他們有機會親自體驗，以確認Spectre turbo技術。

　　“我們發現Spectre Turbo技術可以提高生產力，能夠將版圖之前的設計仿真時間降低到五分之一，同時不用犧牲全SPICE的精確性，”LSI產品技術部設計技術組總經理Hisaharu Miwa說，“它的使用簡單而直觀，對我們的工程師來說，不需要花費太多時間去掌握。”

　　“前端和后端電路仿真的精確性和高性能，對我們來說是非常重要的，”Maxim Integrated Products副總裁Saeed Navid博士說，“我們看到多種電路類型都實現了大幅的性能提升，并且具有完全的SPICE精確性，而又不需要改變仿真器的設置。在后版圖仿真中，該新技術比起傳統的SPICE仿真器，其優勢地位就更加明顯了。我們期待著盡快將其應用于我們的生產流程中。”

　　Spectre turbo技術已經被拓展，超越了核心Spectre算法，采用高級器件模型分析技術，讓PLL、ADC等復雜模擬設計的前端和后端驗證實現數量級的性能提升。通過這種新技術，設計師還可以發揮其最新多核處理器硬件的優勢，使用內置的并行算法實現額外的速度提升。Spectre turbo技術與Virtuoso Analog Design Environment緊密結合，提供了創新的可用性，并保持完全的SPICE精確性。

　　“模擬與混合信號是Cadence一個主要的投資領域，我們正在開發先進的核心技術，例如turbo技術，向尖端客戶提供最高的性能與精確性，以檢驗其最復雜的設計，”Cadence產品技術部執行副總裁Jim Miller說，“通過此次產品發布，Cadence進一步提升了在定制IC設計市場全盤解決方案的地位，為客戶提供業界領先的集成電路設計、驗證與實現的全面方案。”

　　Virtuoso Spectre Circuit Simulator是Cadence面向電路仿真完整解決方案--Virtuoso Multi-Mode Simulation的一部分,它為模擬、RF、存儲器和混合信號SoC設計的全面領域，提供了優化的技術。Spectre turbo技術，通過靈活而可靠的代幣型授權模型提供，讓Cadence客戶可以將其授權利用率最大化。Spectre Turbo技術被作為2008年4月發布的Cadence® Multi-Mode Simulation 7.0版本的一部分提供。

　　從turbo技術獲得得速度提升是Cadence面向高級工藝節點的芯片設計、驗證與實現的端到端解決方案的一個重要組成部分。Cadence在德國慕尼黑舉辦的CDNLive！歐洲會議中做此公布，這是面向Cadence技術用戶的Cadence Designers Network系列技術會議的一部分。

　　關于公司、產品及服務的更多信息，敬請瀏覽公司網站 www.cadence.com