TI與MIT提出0.6V DSP設計

德州儀器（TI）與麻省理工學院（MIT）共同在2011年國際固態電路會議（ISSCC）上提出了一款28nm工藝的移動應用處理器---可在0.6V下運行的超低功耗DSP處理器。

“28nm工藝節點上的低功耗處理器，需要從電路形式和存儲器的優化到定制低功耗時鐘線 的系統級設計方法”。低功耗設計領域專家、MIT教授Anantha Chandrakasan說：“該芯片使用了低功耗設計方法學，以確保在超低電壓下可處理智能手機應用程序

該文描述了一種處理極低功耗DSP設計問題的方法。在低電壓下，深亞微米工藝節點MOS管片內閾值電壓的隨機偏差會導致電路功能出錯。

在設計中還存在靜態時序的問題，標準元件的分布延時在低壓下不再是高斯隨機變量。

TI的這篇文章中說：“傳統的基于高斯分布的統計靜態時序分析（SSTA）工具，在0.6V電壓下對延時存在10-70%的低估。而一種新的統計靜態時序分析技術可以將時序設計的精確度改進到小于8%”。精確分析低功耗時序的能力可以避免過大的設計余量，以降低對面積和高壓工作性能的影響。

（譯自Electronicsweekly>，原作者Richard Wilson）