一種高性能Class D音頻放大器PWM控制的設計

摘要：文中設計了一種應用于Class D音頻放大器中高性能PWM控制。該控制能夠在較寬的電源電壓范圍內，使調制鋸齒波的輸入電平及音頻輸入信號經過前置放大后的共模電平跟隨電源電壓的變化而變化。共模電平經過PWM比較器得到占空比隨輸入信號變化的控制信號，從而提高系統的輸出功率。仿真結果顯示，當電源電壓在2．4～5 V范圍變化時，音頻信號和調制鋸齒波的共模電平偏差在2 mV以內，同時鋸齒波的幅度也隨著電源電壓的升高而升高，顯示了良好的線性跟隨性。
關鍵詞：自適應；電平位移；Class D

音樂手機和iPad等便攜式音樂設備對音頻放大器要求高保真音質的同時，對放大器效率也提出了越來越嚴格的要求。D類放大器的實際效率可以達到90％以上，而且體積更小，因此代表了未來音頻放大器的發展方向。同時D類放大器要求能工作在寬輸入電源電壓范圍內，以增強D類放大器的通用性。其中PWM比較器是將輸入音頻信號(通常以正弦信號表示)與三角波或鋸齒波信號進行比較，得到占空比跟隨輸入音頻信號的PWM信號傳統PWM控制方式是鋸齒波信號的幅度范圍保持固定不變。為在高電源電壓時高輸出功率而設置合適的鋸齒波幅度，在低電源電壓下會出現削波失真而無法正常工作。本文針對這個問題，提出了一種高性能PWM控制方式。將鋸齒波信號的共模電平設計成跟隨電源電壓的變化，這樣隨著電源的升高，音頻信號的幅度也可以隨之拓寬，因此在低電源電壓和高電源電壓時都可以獲得很高的輸出功率，但是輸入音頻信號經過前置放大后共模電平會在基準電壓電平VREF上，無法直接與鋸齒波電平進行比較，這就需要位移電路將音頻信號和鋸齒波信號的共模電平位移到同一個參考電平上。本文所提出的方案主要包括了鋸齒波產生電路和電平位移電路。

1 電路架構分析和設計
本文所提出的電路結構主要包括，鋸齒波產生電路和電平位移電路。鋸齒波產生電路產生一個幅值隨輸入電源VDD變化的鋸齒波信號VSW，同時產生VDD的分壓信號VD，輸入到電平位移電路。電平位移電路是將VREF和VD進行線性疊加，使位移后音頻信號VOUT的共模電平能反映電源電壓的變化，VOUT和VSW的共模點在同一參號電平上，達到VREF自適應電源電壓變化位移到VSW共模電平的目的。
1．1 鋸齒波產生電路
如下圖(1)為鋸齒波產生電路圖。

電容C0充放電過程。首先忽略掉C1和M18。初始狀態下，電容上沒有電荷，電壓為零，即VSW為地電平，與Vp和Vn比較后小于Vp和Vn，那么OSC_COMP輸出SW2=‘0’，關斷M19，對電容C0恒流充電，當VSW大于Vp電平時，比較器OSC_COMP輸出翻轉，SW2=‘1’，開啟M19，將電容C0上的電荷通過小電阻R6快速放掉，直到VSW點電壓降到低于Vn時，SW2=‘0’，再次給電容C0充電。從第二周期開始，電容C0充電初始電壓變為Vn，而不是地電平，如此循環反復，就輸出一個幅值介于電平Vp和Vn之間的鋸齒波。但是在M19開啟將電容C0的電荷放掉時，C0上一部分電荷會用來抵消M19的溝道電荷，那么VSW就會瞬時下降而產生一個電壓毛刺，C0上的電荷很可能放到Vn以下甚至地電位，對后面PWM的比較產生不利影響。為了消除這個毛刺，在電容C0并聯一個小電容C1，給C0充電的同時也給C1充電，當C0放電時，比較器輸出SW1為低電平，關斷M18，那么C1上的電荷會轉移到M19的溝道電容上，從而消除毛刺。同時在設計時，可以設置電阻R6偏大阻值，減緩鋸齒波的放電過程。
根據前面的公式推導，可以推出其頻率公式。假設充電時間T，則有