cache 文章 最新資訊
Cache(高速緩存)技術(shù)詳解
- 計算機系統(tǒng)一般都采用多級存儲器結(jié)構(gòu)，這種多級存儲器的特點是從外存儲器到CPU中的寄存器逐級向上，存儲容量逐級減小，而存取速度逐級提高。Cache是一個速度等于或者接近上一級存儲器訪問速度的小容量存儲器，其中保存了下級存儲器中部分當前所需的數(shù)據(jù)，因此CPU可以直接從Cache中取得所需的數(shù)據(jù)，而不必訪問下一級存儲器。由于Cache的速度與上一級存儲器相當，因此保證了系統(tǒng)效率不會降低。
- 關(guān)鍵字： cache 系統(tǒng)效率 最近最少使用算法
SPARC V8處理器斷點調(diào)試的設(shè)計與實現(xiàn)研究
- 以一款SPARC V8處理器為例，分析了處理器分級存儲系統(tǒng)中Cache和MMU對斷點調(diào)試實現(xiàn)的影響，提出有效的解決辦法，并成功應(yīng)用到該處理器的調(diào)試工具中。該方法也適用于其他具有Cache和MMU的處理器斷點調(diào)試設(shè)計。
- 關(guān)鍵字： SPARCV8處理器 cache MMU 斷點調(diào)試
Cache在POWERPC處理器板中的應(yīng)用
- 高速緩沖存儲器Cache技術(shù)是現(xiàn)代處理器設(shè)計中的核心技術(shù)，文中詳細討論了Cache如何應(yīng)用在POWERPC計算機板中。
- 關(guān)鍵字： POWERPC Cache 處理器 中的應(yīng)用
32位DSP兩級cache的結(jié)構(gòu)設(shè)計
- 采用自頂向下的流程設(shè)計了一款32位DSP的cache。該cache采用兩級結(jié)構(gòu)，第一級采用哈佛結(jié)構(gòu)，第二級采用普林斯頓結(jié)構(gòu)。本文詳細論述了該cache的結(jié)構(gòu)設(shè)計及采用的算法。
- 關(guān)鍵字： 結(jié)構(gòu)設(shè)計 cache 兩級 DSP 32位
| 共12條 1/1 1 |
cache介紹
cache ，高速緩沖存儲器，為一種特殊的存儲器子系統(tǒng)，其中復(fù)制了頻繁使用的數(shù)據(jù)以利于快速訪問。存儲器的高速緩沖存儲器存儲了頻繁訪問的 RAM 位置的內(nèi)容及這些數(shù)據(jù)項的存儲地址。當處理器引用存儲器中的某地址時，高速緩沖存儲器便檢查是否存有該地址。如果存有該地址，則將數(shù)據(jù)返回處理器；如果沒有保存該地址，則進行常規(guī)的存儲器訪問。因為高速緩沖存儲器總是比主RAM 存儲器速度快，所以當 RAM 的訪問 [ 查看詳細 ]
cache相關(guān)帖子
cache資料下載
相關(guān)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473