高速通信用信號鏈路元件(05-100)

　　基站用高速雙ADC

　　高速ADC的進步,直接促使3G基站(如WCDMA ,TD-SCDMA,UMTS)接收(RX)和發送(TX)通路的性能改善。隨著新基站設計要求低功率工作和小尺寸,對信號鏈路元件的熱性能提出額外的要求。要求ADC低功率,高性能小尺寸。節省板空間的熱耗。

　　根據終端用戶要求,不同制造商所選擇的RX通路發生基本的變化。單載波接收機通常采用雙ADC取樣來自信號信道解調的I和Q,通過單RX通路在中頻IF(70MHz-140MHz)直接取樣。只要兩個ADC之間有足夠隔離,采用雙ADC才可能。

　　具有110dB信道隔離性能的雙14位80Msps ADC

　　Linear 公司的低功率高速雙ADC,具有-110dB交擾信道隔離和低功耗(每個通道僅444mW,222mW)。73dB SNR(信噪比)和85dB SFKR(無寄生動態范圍)的信能,對于基站應用是理想的。除基站應用外,這些低功率雙ADC對于其他通信和高端媒體圖像處理設備也是適合的。

　　用于功放線性化的高速ADC

　　在TX通路,功效(PA)失真是使系統具有更多性能的限制因素,所以,采用不同的方法來線性化PA輸出。采用高速ADC和快速數字信號處理方法,用一個反饋通路數字化預改變PA輸出(圖2)來補償功放的非線性。

　　PA線性化的取樣率依賴于被數字化的諧波數量和信號帶寬。一些PA設計需要185Msps和12位分辨率的ADC。

　　Linear 公司的LTC2220-1是一款12位185MSPS ADC,具有67.5dB SNR 80dB SFDR、775MHz全功率帶寬。這些特性對于功放線性化的數字預變化應用是理想的。對于蜂窩基站收發器間的微波鏈路也是理想的器件。

　　除ADC良好的AC性能外,最佳化的邏輯接口對低噪聲也是重要的。輸入輸出可以是低EMI的差分LVDS或單端CMOS。一個分離的數字輸出電源,允許CMOS輸出擺幅范圍0.5V~3.3V,這能匹配低電壓DSP,使開關噪聲最小。

 

　　圖1 采用解調I和Q的接收器結構

　　高SF2R的正交解調器

　　對圖1中雙ADC之前的信號鏈路元件也有相同的要求。Linear公司新的、非常高線性度和低噪聲I/Q解調器為高線性度和低燥聲I/Q調制解調器為記性能接收機提供無線信號到基帶的直接變頻和IF變頻(見圖3)。LT5517 I/Q解調器具有23.5dBmIIp3(輸入3階截聽點)、9.5dB噪聲因數(在200MHz),這些性能適合檢測微弱信號,基至在高干擾情況下。此性能導致SFDR超過80dB。LT5517集成有精確的0°和90°分相器,在40MHz~900MHz范圍內提供精確RF信號的I(同相)和Q(90°相移)解調,直接到基帶。