精確估算SoC設計動態功率的新方法

　　通過省去基于文件的流程，新工具可提供完整的 RTL 功率探測和精確的門級功率分析流程。

　　在最近發布的一篇文章中，筆者強調了當前動態功耗估算方法的內在局限性。簡單來說，當前的方法是一個基于文件的流程，其中包括兩個步驟。第一步，軟件模擬器或硬件仿真器會在一個交換格式 (SAIF) 文件中跟蹤并累積整個運行過程中的翻轉活動，或在快速信號數據庫 (FSDB) 文件中按周期記錄每個信號的翻轉活動。第二步，使用一個饋入 SAIF 文件的功率估算工具計算整個電路的平均功耗，或使用 FSDB 文件計算設計時間和空間內的峰值功率(見圖 1)。

　　圖 1. 傳統的功率分析根植于基于文件的兩步法。

　　當被測設計 (DUT) 相對較小(約數百萬門或更少)，且分析周期較短(不超過百萬個時鐘周期)，這些方法可能行得通。上述時間窗口常見于自適應性功能驗證環境。

　　然而，如今的大型 SoC 設計具有數千萬或數億個門來執行嵌入式軟件(比如，啟動一個操作系統或運行需要數十億個周期的應用程序)，若使用傳統方法就會面臨以下三大難題：

　　1. SAIF 文件將變得太過龐大而無法管理，FSDB 文件則更是如此。

　　2. 文件生成過程慢如蝸牛，短則數小時，長則超過 1 天。

　　文件加載到功率估算工具的速度也相當緩慢，少則幾天，多則超過 1 周。

　　這一切似乎注定了無法成功。