• <li id="00i08"><input id="00i08"></input></li>
  • <sup id="00i08"><tbody id="00i08"></tbody></sup>
    <abbr id="00i08"></abbr>
  • 新聞中心

    EEPW首頁 > EDA/PCB > 設計應用 > 讓高性能計算芯片設計與CXL規范修訂保持同步

    讓高性能計算芯片設計與CXL規范修訂保持同步

    作者:Ettore Giliberti,SmartDV Technologies資深應用工程師 時間:2025-09-05 來源:EEPW 收藏

    在當今的高性能計算領域,確保處理器、存儲和加速器之間快速可靠的通信對系統性能和可擴展性至關重要。因此,就誕生了Compute Express Link??)標準:其目標是實現一致的內存訪問、低延遲的數據傳輸,以及不同先進架構之間的無縫互操作性。

    作為聯盟的活躍成員, Technologies在設計和驗證IP方面擁有數十年的專業知識,可以幫助工程團隊了解不斷發展的標準。我們符合規范的VIP產品組合使團隊能夠充滿信心地采用最新的版本來加速開發,同時保持魯棒性和準確性。

    隨著CXL規范的快速演進發展,在對越來越多圍繞它所打造的設計進行驗證時,所使用的工具和構建的基礎架構也必須同樣迅速發展。維護與新規范的修訂保持同步的驗證IP (VIP)不是一項小任務,特別是處理從CXL 2.0到3.0的主要版本轉換。

    作為全球領先的VIP和定制IP解決方案提供商,我們在 Technologies親眼目睹了VIP的快速適應能力的重要性,它們需要能夠覆蓋不同的版本,同時還要保持穩健性和準確性。這篇技術文章探討了這些更新帶來的技術挑戰和工程考量因素,并引用了最近在支持CXL 3.0實際工作項目中所積累的示例。

    持續演進的需要

    基于CXL的硬件在流片前的驗證既復雜又要求苛刻,因此VIP必須能夠準確地模擬互連的主機和設備端,并提供可靠的協議檢查器來驗證系統行為。

    功能強大的VIP基礎架構對于構建可靠的驗證IP和隨著規范的發展而實現快速更新至關重要。下面的圖表說明了的 CXL VIP所采用的高級架構。

    image.png

    圖1 SmartDV CXL VIP功能原理圖

    隨著CXL規范的更新,VIP也必須進行相應的升級,且通常要求在緊迫的時間內完成。

    例如,從CXL 2.0到3.0的版本轉換引入了一些重要的更改,這就需要對VIP進行大量更新,包括功能和協議處理。

    關鍵變更和實施挑戰

    1.支持256字節的數據Flit(流控制單元)

    在CXL 3.0版本中,協議的Flit現已可支持256字節的數據,而CXL 2.0只支持68字節的數據。這帶來了一些架構上的變化:

    ●   信用值(LLCRD),以前在單個Flit單元中傳輸,現在通過使用2字節字段(字節數為240-241)直接嵌入到協議Flit中。

    ●   在傳輸一個非空的協議Flit之前,請求、響應和數據(Flit類型為cache/mem)的初始信用值需要在協議Flit中公布。

    ●   公布的信用值反映了當前接收緩沖區的可用性。

    2.Flit格式增強和循環冗余校驗(CRC)處理

    CXL 3.0引入了三種類型的Flit格式:

    ●   標準的256字節

    ●   延遲優化的(LO)Flit

    ●   PBR Flit

    延遲優化的Flit需要以不同的方式去計算CRC。前8個數據槽(122字節)需要在數據槽7 (6字節)中放置一個CRC,而其余數據槽(116B)需要一個單獨的CRC。這種雙重CRC結構要求在VIP內部要有精確實現和驗證。

    此外,現在的ARB/MUX鏈路管理數據包(ALMP)Flit包括CRC和前向糾錯(FEC),而不再如CXL 2.0所要求的那樣,為了完整性目的而需要復制數據。雖然這種改變簡化了物理層表示層,但它將CRC/FEC管理的責任轉移到協議棧中的一個全新位置。

    3.內存一致性和反向無效處理

    CXL 3.0通過支持M2S反向無效窺探(Back-Invalidate Snoop, BISnp)通道改進了存儲協議行為。在CXL 2.0中,設備到主機(device-to-host,D2H)的請求在等待M2S進程時可能會阻塞,從而限制了架構選擇,無法使用諸如內含式窺探過濾器(Inclusive Snoop Filter)等手段。通過BISnp而不是CXL.緩存通道來解決一致性,CXL 3.0支持更靈活和高效的存儲架構。

    4.重試機制被移至物理層

    CXL 3.0中最重要的變化之一是將重試機制從鏈路層重新遷移到物理層。在CXL 2.0中,通過使用鏈路層中的本地和遠程狀態轉換來管理重試。現在在CXL 3.0中,重試是通過一個Flit序列號握手系統來處理的。

    全新的重試機制的主要特性包括:

    ●  新增傳輸端重試緩沖區,可用來存儲所有協議Flits(CXL.io, CXL.cache / mem ALMP)。

    ●   基于序列號的、由確認驅動的緩沖區清除。

    ●   選擇性否定確認(NACK)重放:能夠重傳特定的Flits,而不是重播所有未被確認的片段。

    ●   標準回放:所有等待確認的Flit的完整回放。

    結語

    為支持全新的規范修訂版本,開發和更新CXL通用驗證方法(UVM) VIP并不是一項簡單的任務。即便有一個功能強大的、可重用的VIP基礎架構,深入的領域知識和大量的工程工作也是必不可少的。為了讓您了解所涉及的復雜性和所需時間,CXL 3.0主要的版本更新可能需要的工程工作量如下:

    ●   將重試機制遷移到物理層:需要4周時間

    ●   增加對256字節Flit和相關協議更改的支持:需要5周時間

    這些時間估算都假設任務全部是由經驗豐富的工程師負責,他們非常熟悉現有的VIP和CXL協議棧。

    構建一個可擴展的、可自適應的CXL VIP不僅僅是編碼工作;它也關系到對規范變更的預測和構建體系結構,從而適應未來的增長。

    SmartDV Technologies憑借其在設計IP和驗證IP兩個方面都具有的豐富經驗,為工程團隊提供適用于像CXL這樣的先進協議的高質量的、符合規范的VIP。隨著標準的不斷演進,SmartDV仍然致力于幫助客戶保持領先地位。

    與我們在 2025上現場交流

    SmartDV將參加于2025年11月20日-21日在成都·中國西部國際博覽城隆重舉辦的“成渝集成電路2025年度產業發展論壇暨第三十一屆集成電路設計業展覽會(-Expo 2025)”,并將在現場介紹公司的設計IP和VIP產品。歡迎屆時前往展會現場與我們交流,SmartDV展位號為D91。


    評論


    相關推薦

    技術專區

    關閉
    主站蜘蛛池模板: 大庆市| 红安县| 连平县| 阿克苏市| 陕西省| 南漳县| 瑞安市| 阳信县| 河东区| 黄石市| 菏泽市| 仪陇县| 巴塘县| 兰溪市| 潍坊市| 无极县| 琼结县| 金门县| 武定县| 锦州市| 亚东县| 大厂| 桐柏县| 兴安县| 屯门区| 富锦市| 杭锦后旗| 长岭县| 绥江县| 南澳县| 淄博市| 泰顺县| 定州市| 庆元县| 太白县| 得荣县| 巴青县| 洛宁县| 泗阳县| 临洮县| 邻水|