• <li id="00i08"><input id="00i08"></input></li>
  • <sup id="00i08"><tbody id="00i08"></tbody></sup>
    <abbr id="00i08"></abbr>
  • 新聞中心

    EEPW首頁 > 嵌入式系統 > 設計應用 > 3-DES IP核的VerilogHDL設計

    3-DES IP核的VerilogHDL設計

    作者: 時間:2017-06-05 來源:網絡 收藏

    首先介紹了3-DES算法的加密/解密原理,在此基礎上,采用,設計了一種高速的3-,并用語言描述其中的各個模塊。為了能更好地與其他互聯,為該設計了輸入輸出控制信號,同時將其下載到FPGA中進行驗證,獲得了良好的性能。

    3-DES IP核的設計.pdf

    本文引用地址:http://www.czjhyjcfj.com/article/201706/349220.htm



    評論


    相關推薦

    技術專區

    關閉
    主站蜘蛛池模板: 开阳县| 黔南| 青铜峡市| 含山县| 苍溪县| 辽中县| 无极县| 铁岭市| 石台县| 阿图什市| 洪泽县| 巨野县| 常山县| 安阳市| 玉树县| 永兴县| 陕西省| 逊克县| 永新县| 五河县| 宁安市| 温泉县| 龙游县| 霍山县| 诏安县| 乌拉特后旗| 麟游县| 昌吉市| 鄄城县| 穆棱市| 岳普湖县| 苍梧县| 历史| 揭西县| 轮台县| 邵武市| 丹阳市| 厦门市| 淮滨县| 怀集县| 明水县|