Verilog HDL 模塊和端口以及門級建模

模塊定義以關鍵字module開始，模塊名、端口列表、端口聲明和可選的參數聲明必須出現在其他部分的前面，模塊內部5個組成部分：變量聲明、數據流語句、底層模塊實例、行為語句塊以及任務和函數。

門級建模 以一個四位脈動進位全加器為例，它由四個一位全加器組成，一位全加器的數學表示如下：sum=(a⊕b⊕cin) cout=(a·b)+cin·(a⊕b)。