基于AD9854的非線性調頻脈壓雷達信號的產生技術

摘要：由于非線性調頻(NLFM)信號固有的距離旁瓣較低而無需加權處理，避免失配損失而倍受關注。介紹一種基于直接數字頻率合成(DDS)的非線性調頻信號的硬件系統結構和軟件設計方法。該設計主要通過控制DDS器件AD9854，采用折線型逼近方式產生非線性調頻信號。實驗證明該設計滿足要求。
關鍵詞：非線性調頻(NLFM)；直接數字合成(DDS)；AD9854；旁瓣抑制

1 引言
雖然線性調頻信號在提高雷達性能方面已經展現了顯著的優勢，但其脈沖壓縮時會有較高的旁瓣，不便于鄰近弱目標的檢測。若采用失配加窗的方法抑制距離旁瓣，又會引起信噪比損失，降低雷達的距離分辨力。非線性調頻信號因其固有的距離旁瓣較低，無需加權就可獲得很高的主旁瓣比、較窄的主瓣寬度和良好的多普勒響應能力。另外，從雷達信號的低截獲概率方面考慮，由于時寬帶寬的平方根與截獲因子成反比，脈沖壓縮信號也是實現雷達低截獲概率的主要技術措施之一，所以研究產生非線性調頻信號具有重要的現實意義。采用現今流行的DDS器件(AD9854)，做為主控制器件通過分段線性折線逼近法硬件，產生非線性調頻信號。

2 基本原理
2．1 S型調頻函數設計
非線性調頻函數設計主要是S型調頻函數的設計，其產生的主要方法是基于各種窗函數進行波形設計，常用的窗函數有海明窗(Hamming)、漢寧窗(Hanning)、余弦4次方窗，布萊克曼(Blackman)窗等，這里采用海明窗設計。
利用相位逗留原理，海明窗的窗函數可得到信號的群延時為：

式中，k為常數，且滿足為信號調頻帶寬。
式(1)求反函數，得到信號的調頻函數f(t)=T-1(f)，因而相位函數為：

實際上，很難將式(1)的反函數寫成解析形式，而只能得到其數值反函數，這樣式(2)的連續積分變為數值積分，故非線性調頻信號的產生則基于數值方法實現。
設置信號的各參數：時寬τ=20μs，帶寬B=4 M，采樣頻率fS=2B，2(f)=0．54+0．46cos(2πf／B)，然后對信號脈壓仿真，圖1給出非線性調頻信號不加窗和加窗后的脈壓效果對經，可看出，非線性調頻NLFM的脈壓具有良好的旁瓣抑制，加窗后的脈壓只比不加窗減少了約9 dB。

2．2 DDS原理
圖2為DDS的基本原理框圖，它主要由標準參考頻率源、相位累加器、波形存儲器、數模轉換器等組成。其中，參考頻率源是一個高穩定的晶體振蕩器，其輸出信號用于DDS中各部件同步工作。DDS作為一種頻率合成器，應用取樣原理。即以較高的參考頻率作為取樣時鐘，在時鐘的每個周期內，希望輸出得到頻率波形取樣值。輸出取樣值的大小由相位累加器輸出的相位決定，而輸出波形的頻率由送入DDS的頻率控制字FTW決定。

3 硬件結構設計及軟件實現
3．1 AD9854簡介
AD9854數字合成器是采用先進的DDS技術，并有2個內部高速、高性能的正交D／A轉換器實現數字可編程的I和Q路合成器功能。當AD9854作為精確的時鐘源時，它能產生高穩定度，頻率、相位、幅度均可編程的正弦和余弦輸出且能用作一個靈活的本振，應用通信、雷達等領域。AD9854的高速DDS內核提供了48位的頻率分辨率(當SYSCLK為300 MHz時，調節分辨率1Hz)，相位截斷到17位，保證良好的SFDR。AD9854的電路結構允許產生頻率達到150 MHz的正交輸出信號，它能在高達100 MHz／s更新頻率下進行數字調節。
3．2 硬件設計方案
信號產生系統硬件主要有AD9854，ADSP21065L，帶通濾波器，FPGA噪聲產生電路，DDS輸出中頻信號增益控制，噪聲信號相加電路，以及相關的時鐘，電源，FPGA控制等功能單元。DDS模塊主要由AD9854，ADSP21065L和相應的FPGA控制邏輯構成。ADSP21065L根據FPGA的控制時序來設置DDS的工作方式和控制字。圖3為信號產生系統的硬件邏輯框圖。