FPGA和ARM的Profibus-DP主站通信平臺(tái)設(shè)計(jì)

3 系統(tǒng)工作過(guò)程
系統(tǒng)工作過(guò)程主要是ARM控制器和FPGA的通信交互過(guò)程，如圖5所示。從系統(tǒng)安全性上考慮，FPGA和ARM建立通信必須有雙方的確認(rèn)信號(hào)，雖然Altera Cyclone系列FP-GA從上電到穩(wěn)定之前引腳沒(méi)有輸出，從系統(tǒng)安全性角度考慮還是不夠的。

這里FPGA_READY信號(hào)的設(shè)計(jì)是考慮到FPGA內(nèi)部鎖相環(huán)模塊PLL穩(wěn)定工作之前需要建立時(shí)間，而其未穩(wěn)定時(shí)是不能對(duì)其進(jìn)行操作的。通信的狀態(tài)通過(guò)ARM控制器上的狀態(tài)機(jī)(FDL控制狀態(tài)機(jī)、調(diào)度狀態(tài)機(jī)和主從通信狀態(tài)機(jī))進(jìn)行轉(zhuǎn)換，根據(jù)定時(shí)要求、從站響應(yīng)幀給出的信息，以及錯(cuò)誤檢查等信息，狀態(tài)機(jī)能夠應(yīng)付一般的異常并自行恢復(fù)到正常的通信之中。

4 結(jié)論
Profibus-DP協(xié)議用任何微處理器都能實(shí)現(xiàn)，只要微處理器配有內(nèi)部或外部的異步串行接口(UART)，但當(dāng)數(shù)據(jù)傳輸速率較快(超過(guò)500 kb／s)時(shí)，用ASIC芯片來(lái)實(shí)現(xiàn)更安全可靠。本文充分利用了FPGA實(shí)時(shí)性好和ARM核微控制器便于開(kāi)發(fā)的優(yōu)點(diǎn)，實(shí)現(xiàn)了Profibus-DP 1類(lèi)主站，經(jīng)過(guò)搭建簡(jiǎn)單測(cè)試環(huán)境進(jìn)行測(cè)試，能和市場(chǎng)上的成品主從站建立通信連接并進(jìn)行基本的主主、主從通信。