• <li id="00i08"><input id="00i08"></input></li>
  • <sup id="00i08"><tbody id="00i08"></tbody></sup>
    <abbr id="00i08"></abbr>
  • 新聞中心

    EEPW首頁 > EDA/PCB > 設計應用 > Allegro布線規則的設置

    Allegro布線規則的設置

    作者: 時間:2010-06-30 來源:網絡 收藏

    PCB布線經常會要求對重要的信號線進行規則的設置。的設置通常包括線寬和線距兩大部分。下面就以一主板Layout guide為例部分說明之。

    本文引用地址:http://www.czjhyjcfj.com/article/191677.htm

    1. 首先是對整板未定義線規則的設置,如下表所示:

    Net NameWidthSpacingNet Group
    Non-special Signal Inner layer: 4
    Outer layer: 5
    Inner layer: 4
    Outer layer: 5


    選擇 打開set standard values



    這里規定了Default line 在outer layer(TOP)和inner layer(INT1)中的line width 和pad to pad 的間距。

    2. 接下來設置HOST 部分,見下表要求:

    Net NameWidthSpacingSpace with other
    signal
    Net Group
    FSB SignalsInner layer: 4
    Outer layer: 5
    8/10 20HOST

    首先將屬于此網絡的所有net 定義為同一組,即BUS NAME=HOST
    選擇Edit-Properties 并在右側的當前命令欄中點擊More 打開Find by name or property 窗口,ok


    這樣就可以得到下面的窗口:


    上一頁 1 2 下一頁

    關鍵詞: Allegro 布線規則

    評論


    相關推薦

    技術專區

    關閉
    主站蜘蛛池模板: 香港| 台安县| 宜阳县| 石门县| 彭阳县| 安溪县| 新晃| 宁城县| 南皮县| 武功县| 蕲春县| 吴旗县| 肥西县| 南汇区| 昭苏县| 神农架林区| 肃宁县| 鄂托克旗| 府谷县| 铜陵市| 雅安市| 广元市| 利川市| 土默特右旗| 营山县| 封开县| 揭阳市| 隆回县| 迁安市| 萨迦县| 松江区| 微山县| 东乌| 舞阳县| 永年县| 庄浪县| 阳曲县| 峡江县| 平阴县| 赤峰市| 柳林县|