擴頻通信芯片STEL-2000A的FPGA實現

擴頻通信因其很好的保密性、隱蔽性、抗干擾性以及抗多徑效應等優勢得到了快速發展和廣泛應用。因此，許多公司推出了各種型號的擴頻集成電路，典型的有STEL-2000A，該芯片因外圍電路簡單而得到了廣泛應用。
然而，由于該芯片是基于專用集成電路(ASIC)技術，其內部電路和大部分功能已經固化，對不同的場合缺乏靈活性，對以后系統升級也造成很大困難。而現場可編程門陣列(FPGA)內部資源豐富，功能強大，并且可重復編程，現場可修改設計，加之其相應的EDA軟件功能完善，仿真能力好，有豐富的IP核資源，在成本和靈活性等方面都有很大優勢，使得利用FPGA進行復雜數字系統的設計已成為主流。
近幾年來國內外有許多學者利用FPGA對擴頻通信系統中的某一個模塊進行設計，如：數控振蕩器、PN碼發生器、匹配濾波器。也有學者嘗試對整個系統進行設計，但這些努力大多僅限于軟件上的功能仿真，并且對一些關鍵模塊缺乏清晰的描述。
本文對擴頻芯片關鍵模塊的實現方法進行了闡述，并推導出詳細參數，基于ISE 10．1實現了整個系統，最后下載到FPGA芯片中調試成功。

1 STEL-2000A系統的整體框架
1．1 發射子系統
在發射子系統中，如圖1所示，輸入的串行二進制數據序列首先進行串并轉換，分成兩路(I路和Q路)速率減半的序列，由于采用QPSK調制方式，為了避免相位模糊問題，在串并轉換后進行差分編碼，然后將差分編碼器的輸出序列與PN碼生成器輸出的偽隨機序列進行異或運算，完成信號的頻譜擴展，再將擴頻輸出的兩路數據分別與數控振蕩器(NumericallyContmlkd Oscillator，NCO)的兩路正交載波輸出各自相乘，最后將相乘后的結果相加，這樣就實現了DQPSK調制，輸出的是數字化的已調信號。

1．2 接收子系統
接收系統要完成數字中頻信號到基帶信號的轉換、信號的捕獲、同步、解擴、差分解調以及并串轉換等功能，如圖2所示。進入接收系統的是經正交采樣(Quadraturc Samping)后的數字中頻信號，經下變頻器生成基帶信號，再將其輸出送入匹配濾波器。在匹配濾波器中，主要實現信號的同步與解擴。解擴后的數據進行差分解調，差分解調過程中的中間結果送入自動頻率控制(Automatic Frequency Control，AF-C)模塊以生成校正信號來自動調整NCO的輸出頻率，最后將解調輸出數據經并串轉換便得到原始數據序列。

2 關鍵模塊分析與實現
2．1 NCO模塊
NCO采用Xilinx公司提供的直接數字式頻率合成器(Direct Digital Synthesizer，DDS)IP核，DDS的工作原理如圖3所示，在參考時鐘的驅動下，N位加法器對頻率控制字K和N位累加寄存器中的值進行相加，相加后的結果存入累加寄存器中，以累加寄存器中的值為地址將波形存儲器里相應地址的數據讀出，即輸出正弦或余弦信號的幅度值。

累加寄存器長度為N，則波形存儲器2N用個樣點來表示正弦波的一個周期，地址每次累加K相當于每隔K個點輸出一次，輸出一個完整的正弦波需要時間，則DDS的輸出頻率fout滿足關系式。當K取1時輸出頻率為最大頻率分辨率。參數設置主時鐘為100 MHz，△f=1．0 Hz，可得N=27，由于要求的輸出頻率為2 MHz，可得：K=2 684 355。據此對DDS IP核進行元件例化程序如下：