基于CPLD控制的DDS數(shù)字頻率合成器設(shè)計(jì)

——

作者：陳綱費(fèi)元春時(shí)間：2007-01-04 來(lái)源：國(guó)外電子元器件

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢

ＤＤＳ是直接數(shù)字合成（ＤｉｒｅｃｔＤｉｇｉｔａｌＳｙｎｔｈｅｓｉｓ）技術(shù)的簡(jiǎn)稱，是近年來(lái)隨著數(shù)字集成電路和計(jì)算機(jī)的迅猛發(fā)展而出現(xiàn)的一種新的頻率合成技術(shù)。該技術(shù)從相位概念出發(fā)來(lái)對(duì)頻率進(jìn)行合成。它采用數(shù)字取樣技術(shù),將參考信號(hào)的頻率、相位、幅度等參數(shù)轉(zhuǎn)變成一組取樣函數(shù)，然后直接運(yùn)算出所需要的頻率信號(hào)。由于是全數(shù)字結(jié)構(gòu)，其輸出信號(hào)中含有大量雜散譜線。另外，其超寬頻帶信號(hào)也將遇到諧波電平高，從而難以抑制諧波等問(wèn)題。這些問(wèn)題嚴(yán)重影響了ＤＤＳ輸出信號(hào)的頻譜純度，也成為限制其應(yīng)用的主要因素。本文提出了一種解決此問(wèn)題的電路方案，并對(duì)如何改善信號(hào)源的頻譜質(zhì)量進(jìn)行了討論。

１ＡＤ９９５２芯片介紹

１．１ＡＤ９９５２的主要特點(diǎn)

ＡＤ９９５２是ＡＤＩ公司２００３年推出的新產(chǎn)品。該芯片能以早期ＤＤＳ芯片十分之一的功耗提供速度高達(dá)４００ＭＨｚ的內(nèi)部時(shí)鐘，可合成高達(dá)１６０ＭＨｚ的頻率。ＡＤ９９５２的主要性能如下：

●具有高達(dá)４００ＭＨｚ的內(nèi)部時(shí)鐘，可單端或雙端差分輸入，并附有ＰＬＬ參考時(shí)鐘和可編程乘法器（４倍～２０倍）。

●超低功耗，１.８Ｖ時(shí)的功耗小于２５０ｍＷ。

●內(nèi)部集成有１４位ＤＡＣ和超高速比較器，可產(chǎn)生高穩(wěn)定度的方波輸出。

●內(nèi)含３２位相位累加器和１９位正弦查詢表ＲＯＭ。

●含有可編程的相位／幅度抖動(dòng)電路；可以減小由于相位截?cái)嗪停模粒昧炕`差帶來(lái)的雜散。

●ＤＡＣ輸出相位噪聲小于－１２５ｄＢｃ／Ｈｚ／１ｋＨｚ；動(dòng)態(tài)性能為：８０ｄＢＳＦＤＲ＠１３０ＭＨｚ（偏移