地彈對電路的影響分析

圖2.17說明了地彈的情形。設想一個TTL D型八觸發器，由單一時鐘輸入，驅動一組32個存儲器的芯片組，以每條輸入線5PF計算，每條地址線的負載為160PF。

假設進入D觸發器輸入點的數據建立時間較長而保持時間較短，圖2.17中出現的數據為3NS建立時間的1NS保持時間。設定這個時序符合我們的TTL八觸發器的要求。

在時鐘邊沿A，這個觸發器鎖存了數據碼字FF。在時鐘邊沿B，觸發器鎖存的數據碼字為00。在這兩種情況下，該觸發器3NS的傳播延遲都長于所需的保持時間。

在C時刻，使輸入數據變化為任意碼字XX。C時刻緊接在時鐘脈沖B之后1NS。此記得觸發器的內部已尼鎖存為00碼字，但是Q輸出端尚未從FF轉變到00。

圖中倒數第二個波形典線為VGND。在A時刻之后，當Q輸出跳變為正、負載充電電流入VCC引腳，而不是地引腳，因此在VGND上沒有出現噪聲。在D時刻，所有八個輸出都跳變到LO，我們看到一個大的VGND噪聲脈沖。這個噪聲脈沖引起了一個邏輯錯誤，稱為雙重觸發。

雙重觸發是由時鐘電路中的差分輸入運算所導致的，在觸發器內部，時鐘輸入通過比較芯片時鐘引腳與地引腳間的電壓差而得到。圖2.17底部的典線顯示了這個電壓差。這個差分波形在B點有一個干凈的時鐘邊沿，緊接著是由信號電流流過地引腳而引起的一個大的毛刺。觸發器將在這個毛刺脈沖中再觸發。

如果數據輸入的變化發生在D時刻的第二個時鐘處，觸發器將會跳轉到狀態XX，相應的Q輸出在D時刻暫時翻轉到正確狀態，但隨后卻不可思議地翻轉到某個錯誤狀態。

從外部觀測時鐘輸入，顯示的是一個完全干凈的信號，錯誤只出現在器件封閉內部。

雙重觸發錯誤經常發生在雙列直插封裝的觸發器內，出現在非常快速的輸出驅動器連接較重容性負載的情況。雙列直插封裝的FCT系列的多嘴鎖存器也會出現這一問題表面貼裝的器件由于引腳較短，因此不容易受到雙重觸發的影響。因為新一代觸發器跳變得更快，我們需要采用新型的、接地電感少之又少的封裝形式來進行封裝。

倘若為輸出驅動器提供專用電源引腳，與那此用于輸入信號的參考地引腳隔離，就可以很好地避開地彈的問題。既然沒有電流流入輸入參考地引腳，也就沒有地彈效應發生。大多數ECL系列和許多類型的門陣列，都為此而使用了專用的電源引腳。

邊沿觸發的輸入線，例如復位和中斷服務線，也特別容易受到地彈脈沖的影響。