掌微科技采用Cadence Encounter數字IC設計平臺加速GPS芯片設計

       Cadence宣布掌微科技（Centrality CommunICations）采用了具有全局綜合技術的Cadence® Encounter® RTL Compiler和Encounter Conformal® Equivalence Checker設計工具，成功加速了其芯片實體設計過程，并大大縮小了芯片尺寸。在Cadence先進設計工具的幫助下，芯片設計周期短，硅片（QoS）質量高，產品更具有市場競爭力。 
  
        在Centrality Atlas™導航處理器系列芯片設計中，掌微科技采用Cadence Encounter RTL Compiler XL和Encounter Conformal Equivalence Checker設計工具，為導航及娛樂系統（NIS）市場帶來功能與價值方面的嶄新標準。掌微科技還在Cadence技術幫助下成功化解項目中的設計瓶頸，為項目節省長達半個月的時間，大大加快了產品上市速度。 
  
        具有全局綜合技術的Encounter RTL Compiler能使設計團隊發揮更好的水平，在更短時間內，設計出更具競爭力的產品。目前，全球二百多家企業都已在消費電子、通訊、網絡、圖形等高度復雜的產品設計中采用了這項先進的Encounter技術。 
  
        Encounter Conformal Equivalence Checker使用自主開發的形式技術驗證片上系統(SoC)從RTL 到版圖的設計。Encounter Conformal Equivalence Checker提供唯一完整的等效檢查(Equivalence Check)解決方案，能夠驗證眾多電路類型，包括復雜算術邏輯、數據流、存儲器和定制邏輯，并可在低功耗下執行各項驗證任務。 
  
        具有全局綜合技術的Encounter RTL Compiler和Encounter Conformal Equivalence Checker是Cadence Encounter數字IC設計平臺的核心技術，也是Cadence Logic Design Team Solution的重要組成部分。具有全局綜合技術的Encounter RTL Compiler現可提供L, XL和GXL三套方案，可以更好的滿足客戶在不同級別復雜性設計中的各種需求。