• <li id="00i08"><input id="00i08"></input></li>
  • <sup id="00i08"><tbody id="00i08"></tbody></sup>
    <abbr id="00i08"></abbr>
  • 新聞中心

    EEPW首頁 > 電源與新能源 > 業界動態 > 德州儀器新型低相位噪聲時鐘合成器可極大降低成本并縮減能節省 70% 的板級空間

    德州儀器新型低相位噪聲時鐘合成器可極大降低成本并縮減能節省 70% 的板級空間

    作者:電子設計應用 時間:2003-05-13 來源:電子設計應用 收藏
    日前,德州儀器公司 () 宣布推出一款新型低相位噪聲時鐘合成器,其具有的倍頻、分頻及抖動清除等功能可為板級設計者優化定時性能,從而使板級空間縮小了 70%。這種新型的集成芯片不僅降低了板級成本,而且還減少大量分立組件的數量。(如欲了解更多有關詳細信息,敬請訪問 www.ti.com/sc03082)

    CDC7005完成壓控制晶體振蕩器 (VCXO) 與參考時鐘同步,并集成低噪相位/頻率檢測器、高精度充電泵、可編程除法器、運算放大器以及具有除法選項的 1:5 差分時鐘緩沖器。該器件的低相位噪聲性能非常有益于包括 A/D-D/A 轉換器、串/并轉換器、ASIC 及要求高精度參考定時的數字信號處理器 (DSP) 等在內的眾多眾多信號鏈路器件,是通信、儀表以及工業應用領域的理想選擇。

    CDC7005 可接受 3.5 MHz 到 180 MHz 的參考時鐘,并要求 VCXO 時鐘范圍介于 10 MHz~800 MHz 之間以保持同步。通過選擇適當的 VCXO、乘以或除以參考時鐘,以及從單獨可編程除法組合中進行選擇,該器件可輸出高達 180 MHz 的時鐘頻率。

    CDC7005 可提供五路低扭曲(Skew)的差動輸出,并可靈活地選擇甚至低于 10 Hz 的最佳 PLL 環路帶寬,從而能夠從進入的參考時鐘清除輸入的參考時鐘中的抖動。集成運算放大器可用于優化具有有源濾波器設計的環路帶寬。此外,在在無需外部組件的情況下也的情況下可編程設置輸出相位。



    關鍵詞: TI

    評論


    相關推薦

    技術專區

    關閉
    主站蜘蛛池模板: 望奎县| 平果县| 尼勒克县| 霍山县| 分宜县| 夏河县| 日照市| 三门峡市| 宁城县| 若尔盖县| 喀什市| 兴业县| 华容县| 桂平市| 弋阳县| 新干县| 宁晋县| 西乡县| 交城县| 铅山县| 柘城县| 河南省| 洛南县| 宜兰县| 玉田县| 乾安县| 马边| 伊宁县| 积石山| 麦盖提县| 汾阳市| 江达县| 廊坊市| 宿州市| 清涧县| 明水县| 象山县| 保靖县| 独山县| 汽车| 巴塘县|