何時會遇到信號完整性問題

多年前，在我開始研究信號完整性問題時也曾經有過這樣的疑問，隨著對信號完整性理解的深入，便沒有再仔細考慮。后來在產品開發過程中，朋友、同事經常向我提出這一問題。有些公司制作復雜電路板時，硬件總也調不通，于是找到我，當我解決了問題，并告訴他們，原因就在于沒有處理好信號完整性設計，負責開發的硬件工程師也會提出同樣的問題。他們通常的說法是：高速電路中會有問題，可是什么情況下必須進行專門的信號完整性設計?

　　不斷的有人問我，我不得不作更深入的思考。說實話，這個問題很難回答，或者說他們這種問法很難回答。他們的意思可以解釋為，速度高了就要考慮信號完整性，低速板不存在這個問題，那總要有個臨界頻率，這個頻率是多少?有人曾提出過這樣的論點，當外部總線頻率超過80MHz時，就要進行專門的分析設計，低于這一頻率，不用考慮信號完整性問題。對這一論點，我不敢茍同。仔細分析，他們這種問法的背后是對信號完整性的一種誤解。

　　如果必須有一個答案的話，我想答案應該是：只要信號畸變到了無法容忍的程度就要考慮信號完整性問題。呵呵，看起來像是在胡說八道，不過這確實是能找到的最好的答案了。

　　要想弄清這個問題，必須先了解信號完整性的實質到底是什么。產生信號完整性的原因很多，頻率(值得推敲，暫且借用提問者的說法)只不過是其中的一個而已，怎么能單單用頻率來強行地劃分界線!順便說一句，很多人說頻率的影響，其實這個詞很值得推敲。頻率到底指的是哪個部分的頻率?電路板上有主時鐘頻率，芯片內部主頻，外部總線帶寬，數字信號波形帶寬，電磁輻射頻率，影響信號完整性的頻率到底指的是哪一個?問題根源在于信號上升時間。如果你不是很理解，可以到于博士信號完整性研究網學習。

　　信號完整性最原始的含義應該是：信號是否能保持其應該具有的波形。很多因素都會導致信號波形的畸變，如果畸變較小，對于電路板不會產生影響，可是如果畸變很大，就可能影響電路的功能。系統頻率(芯片內部主頻以及外部頻率)、電磁干擾、電源波紋噪聲，數字器件開關噪聲、系統熱噪聲等都會對信號產生影響，頻率并不具有特殊的地位，你不能把所有的注意力都放在頻率這個因素上。

　　那么這里又會出現另一個問題，波形畸變多大，會對電路板功能產生影響。這沒有確定統一的指標，和具體應用以及電路板的其他電氣指標有關。對于數字信號而言，對畸變的容忍度較大。能有多大的容忍度，還要考慮電路板上的電源系統供電電壓波紋有多大，系統的噪聲余量有多大，所用器件對于信號建立時間和保持時間的要求是多少等等。對于模擬信號，相對比較敏感，容忍度較小，至于能容忍多大的畸變，和系統噪聲，器件非線性特性，電源質量等等有關。

　　是不是聽起來很晦澀!確實，要說清楚這個問題并不容易，因為牽扯到了太多的因素在內。下面這個數字信號波形的例子能讓你有一個簡單直觀的理解。

　　這是一個受反射影響的方波數字信號，波形的畸變僅僅是反射的結果，沒有迭加其他噪聲。假設低電平邏輯小于0.7v，高電平大于2v。對于高電平來說，震蕩的低谷部分可能會沖到2v以下，此時電路處于不定態，可能引起電路誤動作。所以，迭加在高電平上的波紋幅度不能太大。由于電路存在噪聲，電源也有波紋，這些最終都會迭加到信號波形上，所以你計算波紋幅度的時候要考慮這些因素，而這些因素和你的電路板其他部分設計有關。所以你無法確定一個統一的畸變標準，只能根據你具體電路的設計和應用綜合考慮。最終的原則只有一個：通過信號完整性設計、電源完整完整性設計等手段，將總的信號畸變控制在一定范圍內，保證電路板正常穩定工作。

　　工程中，解決信號完整性的問題是一個系統的工程，并不是一兩種方法就可以包打天下的。什么時候會碰到信號完整性問題也不是可以硬性的劃一道線來區分，一句話，要根據你的實際情況來定。

　　可能你會感覺，這么多不確定的因素，還怎么在最初設計的時候考慮信號完整性問題?嗯，沒問題的，其實對于所有影響信號質量的因素，你都可以通過一定的設計技術來控制。對于電源波紋問題，那是電源完整性的問題，又是一個系統的工程。而其他的電磁干擾，電磁兼容等則是另外一個系統工程。

　　總之，信號完整性問題涉及的知識較多，是一個跨學科的知識體系。網上關于信號完整性基礎知識講解很多，但很少有講得很深入的。要想學好信號完整性，你需要有一定的精力投入，但可以告訴你，只要掌握學習方法，其實不難。一旦你學好它，回報是非常高的，畢竟這方面的人才現在是奇缺阿，很多公司給信號完整性工程師開價都在25W以上，如果你很牛的話，呵呵，決不是這個價。

　　好了，廢話就不多說了。對于信號完整性技術問題，我會在于博士信號完整性研究網的博士講壇欄目進行深入探討。