高速視頻處理系統中的信號完整性分析

深亞微米工藝在IC設計中的使用使得芯片的集成規模更大、體積越來越小、引腳數越來越多；由于近年來IC工藝的發展，使得其速度越來越高。從而，使得信號完整性問題引起電子設計者廣泛關注。

在視頻處理系統中，多維并行輸入輸出信號的頻率一般都在百兆赫茲以上，而且對時序的要求也非常嚴格。本文以DSP圖像處理系統為背景，對信號完整性進行準確的理論分析，對信號完整性涉及的典型問題[1]——不確定狀態、傳輸線效應、反射、串擾、地彈等進行深入研究，并且從實際系統入手，利用IS仿真軟件尋找有效的途徑，解決系統的信號完整性問題。

1 系統簡介

為了提高算法效率，實時處理圖像信息，本圖像處理系統是基于DSP+FPGA結構設計的。系統由SAA7111A視頻解碼器、TI公司的TMS320C6701 DSP、Altera公司的EPlK50QC208 FPGA、PCI9054 PCI接口控制器以及SBRAM、SDRAM、FIFO、FLASH等構成。FPGA是整個系統的時序控制中心和數據交換的橋梁，而且能夠對圖像數據實現快速底層處理。DSP是整個系統實時處理高級算法的核心器件。系統結構框圖如圖1所示

在整個系統中，PCB電路板的面積僅為15cm