采用FemtoCharge技術的高速、高分辨率、低功耗的新一代ADC

　　先進的系統架構和集成電路設計技術，使得模數轉換器(ADC)制造商得以開發出更高速率和分辨率，更低功耗的產品。這樣，當設計下一代的系統時，ADC設計人員已經簡化了很多系統平臺的開發。例如，同時提高ADC采樣率和分辨率可簡化多載波、多標準軟件無線電系統的設計。這些軟件無線電系統需要具有數字采樣非常寬的頻率范圍，采樣高動態范圍信號的能力，以同步接收遠、近端發射機的多種調制方式的高頻信號。同樣，先進的雷達系統也需要提高ADC采樣率和分辨率，以改善靈敏度和精度。在滿足了很多應用的具體需求，ADC的主要性能有了很大提高的同時，ADC的功耗也有數量級的下降，進一步簡化了系統散熱設計和實現更小尺寸產品的設計。

　　在通信應用領域，采用單個ADC數字化整個頻段，而不是有限數量的信道，可簡化接收機設計。為此，整個頻段必須在ADC的一個奈奎斯特區覆蓋范圍內，也就是說，采樣率(Fs)必須至少是有效頻譜帶寬(BW)的兩倍(FS ≥ 2*BW)。然而采用更高的采樣率可簡化抗混疊濾波器和接收機前級的設計。例如，采用184.32Msps采樣率加高選擇性濾波器可以數字化整個75MHz GSM頻段。濾波器限制在三階，要求ADC的二次諧波失真(H2)要優于-75dBc。如圖1所示，上限帶邊至混疊回來的第一個干擾諧波的頻率間隔僅為25.74MHz。如果采樣率提高到491.52Msps，如圖2所示，最近處的混疊鏡像可移至距帶邊140.04MHz處，從而減輕濾波器和驅動器組合的要求。圖3所示為兩個假定的三階沙漏型濾波器的頻響。在491.52Msps的情況下，干擾至帶邊的頻率間隔增加114MHz，這樣濾波器的設計更簡單，可采用更平緩衰減的濾波器，可以使用二次諧波性能指標小于23.5dB的低功耗ADC驅動器。