Linear 推出低功率 ADC LTC2259-16

作者：時間：2010-03-31 來源：電子產品世界

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

　　凌力爾特公司 (Linear Technology Corporation) 推出低功率、16 位、無漏碼、80Msps 模數轉換器 (ADC) LTC2259-16，其功耗僅為 89mW，尚不及同類競爭 16 位解決方案的一半。LTC2259-16 為現有的 14 位低功率 LTC2259-14 ADC 系列提供了一種引腳兼容的升級，是具雙倍數據速率 (DDR) CMOS/LVDS 輸出的單通道 16 位 ADC 中功耗最低的一款。除了功率顯著降低之外，LTC2259-16 還擁有兩個旨在抑制數字反饋的有用特點，包括交替位極性 (ABP) 模式和一個數字輸出隨機函數發生器。這些特點與低功率相組合，簡化了眾多應用中采用高速 ADC 所進行的設計工作，包括 HD 廣播攝像機、IMO 雷達、以太網測試儀、便攜式測試和儀表、軟件定義無線電及蜂窩基站。

本文引用地址：http://www.czjhyjcfj.com/article/107529.htm

　　當來自 ADC 輸出的能量回饋耦合至模擬電路部分時，數字反饋將出現，從而引起干擾。這種干擾在噪聲層中表現為異常的整形，而在 ADC 輸出頻譜中則表現為寄生噪聲。最壞的情況出現在中間標度 (這里，所有的輸出正在從“1”變至“0”或從“0”變至“1”)，將產生回饋耦合至輸入端的大接地電流。

　　為了消除這種影響，LTC2259-16 的專有交替位極性模式在輸出緩沖器之前將所有的奇數位反轉，以使“1”和“0”變換的數目相等。這種方法有效地消除了會對數字反饋產生影響的大接地平面電流。除了交替位極性模式之外，該器件還提供了一個可任選的數據輸出隨機函數發生器，用于抑制來自數字輸出的干擾。該隨機函數發生器負責對數字輸出進行去相關處理，以降低回饋耦合至 ADC 輸入中的重復碼型在輸出頻譜中引發無用音調的可能性。上述兩種數字反饋抑制方法均使無寄生動態范圍 (SFDR) 性能改善 10dB 至 15dB。

　　LTC2259-16 采用一個 1.8V 的低電壓模擬工作電源，在基帶上提供了 73.1dB 的信噪比 (SNR) 性能和 88dB 的 SFDR。0.17psRMS 的超低抖動實現了 IF 頻率的欠采樣以及卓越的噪聲性能。LTC6406 是推薦用于保持 LTC2259-16 之 AC 性能的軌至軌 ADC 驅動器。

　　LTC2259-16 的數字輸出可被設定為全速率 CMOS、DDR CMOS 或 DDR LVDS。雙倍數據速率數字輸出允許在時鐘的上升沿和下降沿上傳輸數據，從而將所需的數據線數目減少了一半。一個單獨的輸出電源提供了 1.2V 至 1.8V 的 CMOS 輸出擺幅。

　　LTC2259-16 采用 6mm x 6mm QFN 封裝，內置一個時鐘占空比穩定器電路，以便于實現非 50% 的時鐘占空比、可編程數字輸出定時、可編程 LVDS 輸出電流和任選的 LVDS 輸出終端。這些特點組合起來，以使 ADC 與數字接收器之間的數據傳輸變得更加靈活。

　　LTC2259-16 屬于一個引腳兼容的 14 位和 12 位 ADC 系列，采樣率范圍為 25Msps至 150Msps，功耗為 35mW 至 149mW。LTC2259-16 已全面投產，以 1,000 片為單位批量購買，每片價格為 35.00 美元。

　　照片說明： LTC2259-16 的交替位極性模式