- 減少柵極金屬和晶體管的源極/漏極接觸之間的寄生電容可以減少器件的開關延遲。減少寄生電容的方法之一是設法降低柵極和源極/漏極之間材料層的有效介電常數，這可以通過在該位置的介電材料中引入空氣間隙來實現。這種類型的方式過去已經用于后道工序 (BEOL) 中，以減少金屬互連之間的電容[1-4]。本文中，我們將專注于前道工序 (FEOL)，并演示在柵極和源極/漏極之間引入空氣間隙的SEMulator3D?模型[5]。SEMulator3D?是一個虛擬的制造軟件平臺，可以在設定的半導體工藝流程內模擬工藝變量。利用SE
- 關鍵字：
空氣間隙 前道工序 寄生電容
前道工序介紹
您好，目前還沒有人創建詞條前道工序!
歡迎您創建該詞條，闡述對前道工序的理解，并與今后在此搜索前道工序的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
