lvds 文章最新資訊

通過低電壓差分信號（LVDS）傳輸高速信號

低電壓差分信號(LVDS)非常適合時鐘分配、一點到多點之間的信號傳輸。本文描述了使用LVDS將高速信號分配到多個目的端的方法。在一個數(shù)字系統(tǒng)中，當各個子系統(tǒng)需要相同的參考時鐘源協(xié)同工作時，時鐘分配非常重要
關(guān)鍵字：信號傳輸高速 LVDS 通過差分電壓

基于LVDS接口的PC M解碼板設(shè)計

數(shù)字量變換器是一種多路數(shù)據(jù)采集設(shè)備，主要采集各傳感器的輸出信號(及其他需經(jīng)遙測系統(tǒng)傳送的信號)，將各路信號按一定體制組合起來并加上幀同步碼形成一定格式的PCM數(shù)據(jù)，互不干擾地通過同一個信道傳送出去。
關(guān)鍵字：解碼設(shè)計 PC 接口 LVDS 基于 LVDS總線 PCM碼解調(diào)

多路串行LVDS信號轉(zhuǎn)發(fā)電路的設(shè)計與實現(xiàn)

O 引言
現(xiàn)代雷達和通訊系統(tǒng)中的電磁環(huán)境越來越復雜。為了保證系統(tǒng)控制命令的準確下發(fā)，提高控制信號的抗干擾能力，并兼顧降低系統(tǒng)功耗，可采用串行LVDS信號格式來設(shè)計轉(zhuǎn)發(fā)電路。
1 終端處理系統(tǒng)的構(gòu)成
某
關(guān)鍵字：設(shè)計實現(xiàn) 電路轉(zhuǎn)發(fā) LVDS 信號串行多路串行 LVDS 信號轉(zhuǎn)發(fā) 差分阻抗匹配電磁兼容 SN65LVDS108

基于FPGA的遠程圖像采集系統(tǒng)設(shè)計

本文介紹了一種基于FPGA實現(xiàn)的圖像采集系統(tǒng)，通過FPGA控制外部高速成像設(shè)備所產(chǎn)生的圖像數(shù)據(jù)、參數(shù)信息和狀態(tài)控制信號的同步采集，并實現(xiàn)數(shù)據(jù)格式的轉(zhuǎn)換、圖像數(shù)據(jù)的組幀、存儲及轉(zhuǎn)發(fā)功能。
關(guān)鍵字： FPGA 圖像采集組幀狀態(tài)機 LVDS 200911

簡易USB與LVDS接口轉(zhuǎn)換器

1 引言
通用串行總線USB(Universal Serial Bus)接口以其通信速率快，USB2．0協(xié)議速率達480 Mb／s，支持熱插拔的特點得到廣泛應(yīng)用，緩解日益增加的PC外設(shè)與有限的主板插槽和端口之間的矛盾；而低壓差分信號LVDS(
關(guān)鍵字：轉(zhuǎn)換器接口 LVDS USB 簡易 USB，低功耗

TI 推出可直接與供電處理器連接的 LVDS 串行器

　　日前，德州儀器 (TI) 宣布推出首款可直接與 1.8V 供電處理器連接的 LVDS 串行器。SN75LVDS83B 采用 TI FlatLink 技術(shù)，無需使用 1.8V 及 2.5V 邏輯接口所需的高成本電平轉(zhuǎn)換器，從而不僅可顯著降低成本，而且還可將板級空間縮減達 83%。SN75LVDS83B 支持 8 位色彩，并可串行化 RGB 數(shù)據(jù)。此外，該器件還在一個 LVDS 時鐘以及 4 個 LVDS 數(shù)據(jù)對 (data pair) 中高度整合了 24 條數(shù)據(jù)線，從而實現(xiàn)了與 LCD 模塊的連接。
關(guān)鍵字： TI FlatLink LVDS 串行器 SN75LVDS83B

在FPGA中實現(xiàn)源同步LVDS接收正確字對齊

在串行數(shù)據(jù)傳輸中，數(shù)據(jù)接收端需要一些特定的信息來恢復出正確的字邊界，以確定串行碼流中哪些比特屬于原始并行數(shù)據(jù)里的同一時鐘節(jié)拍里的數(shù)據(jù)，這一處理過程稱為字對齊(Word Aligner)。一些標準的協(xié)議會定義特殊的碼
關(guān)鍵字： FPGA LVDS

可以實現(xiàn)真正多點接口的總線M-LVDS

多年來，業(yè)界已開發(fā)出多種成熟的技術(shù)用于在背板總線上傳輸信號。隨著電信和數(shù)據(jù)通信業(yè)務(wù)量的不斷增長，數(shù)據(jù)傳輸速度的不斷提高，一些傳統(tǒng)的單端和發(fā)射極耦合邏輯技術(shù)的局限性越來越明顯。多點低電壓差分信號(M-LVDS)
關(guān)鍵字：總線 M-LVDS 接口真正實現(xiàn) 可以

采用LVDS串行器/解串器傳送車載I2S音頻流

本文說明如何采用MAX9205 10位LVDS串行器和MAX9206 10位LVDS解串器，通過單根屏蔽雙絞線(STP)，在兩個音頻元件之間傳送I2S音頻數(shù)據(jù)流。
關(guān)鍵字：車載 I2S 音頻傳送解串器 LVDS 串行采用音頻

基于FPGA和LVDS技術(shù)的光纜傳輸技術(shù)

為了解決彈上記錄器和地面測試臺之間高速數(shù)據(jù)流遠距離傳輸問題，提出一種利用低電壓差分信號(LVDS)接口器件實現(xiàn)數(shù)據(jù)遠距離傳輸?shù)脑O(shè)計方案。實驗證明該方案傳輸速度達到20 Mh／s，傳輸距離達到300 m，傳輸速度和傳輸距離得到顯著提高。該優(yōu)秀的長線傳輸技術(shù)已成功應(yīng)用于在某項目中。
關(guān)鍵字： FPGA LVDS 光纜傳輸技術(shù)

基于FPGA的LVDS高速差分板間接口應(yīng)用

隨著ADC器件速率的提高以及FPGA、DSP器件運算速度的提升，高速AD和信號處理系統(tǒng)之間需要進行高速、穩(wěn)定的數(shù)據(jù)傳輸，原來廣泛應(yīng)用CPCI以及FDPD高速總線的帶寬已經(jīng)無法滿足寬帶接收機的數(shù)據(jù)傳輸速率要求，成為影響接收機性能的新瓶頸。針對這一情況，提出了一種基于LVDS差分接口的DDR傳輸接口，解決了這一瓶頸，并且在實際硬件平臺上進行了FPGA實現(xiàn)，達到了18．4 Gbit／s的接口速率。
關(guān)鍵字： FPGA LVDS 差分板接口應(yīng)用

基于LVDS總線的高速長距數(shù)據(jù)傳輸?shù)脑O(shè)計

采用無信號調(diào)節(jié)功能的低電壓差分信號LVDS(Low―Voltage Differentical Signaling)器件接入通信設(shè)備，其電纜長度一般為幾米；但采用具有驅(qū)動器預(yù)加重功能和接收器均衡功能的LVDS器件，其電纜長度可達數(shù)百米。采用LVDS
接口器件的系統(tǒng)如果需長距離傳輸數(shù)據(jù)，可采用電纜驅(qū)動器。該系統(tǒng)采用DS92LVl023和DS92LVl224型的LVDS器件與驅(qū)動器件CLC006和CLC014相配合，可實現(xiàn)傳輸300米的距離。該系統(tǒng)設(shè)計已投入使用，其性能可靠工作穩(wěn)定。
關(guān)鍵字： LVDS 總線數(shù)據(jù)傳輸

賽普拉斯為用于機器視覺與運動分析應(yīng)用的 LUPA 高速 SXGA CMOS

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： SXGA CMOS LVDS

Spartan-3 FPGA系列中高效PCB布局的LVDS信號倒相

　　提要　　在比較簡單的未大量使用過孔的四層或六層 PCB 上，可能很難對 LVDS 或 LVPECL 這類差分信號布線。其原因是，驅(qū)動器上的正極引腳必須驅(qū)動接收器上的相應(yīng)正極引腳，而負極引腳則必須驅(qū)動接收器的負極引腳。有時跡線以錯誤的方向結(jié)束，這實際上是向電路中添加了一個倒相器。本應(yīng)用指南說明 Spartan?- 3 FPGA 系列如何僅通過在接收器數(shù)據(jù)通路中加入一個倒相器即可避免大量使用過孔，并且在不要求 PCB 重新設(shè)計的情況下即可解決意外的 PCB 跡線交換問題。這項技術(shù)同樣適用于將 FPGA
關(guān)鍵字： PCB LVDS 倒相器 FPGA SDR

共110條 6/8 |‹ « 1 2 3 4 5 6 7 8 »

lvds介紹

Low-Voltage Differential Signaling 低壓差分信號　　1994年由美國國家半導體公司提出的一種信號傳輸模式，它是一種標準　　它在提供高數(shù)據(jù)傳輸率的同時會有很低的功耗，另外它還有許多其他的優(yōu)勢：　　1、低電壓電源的兼容性　　2、低噪聲　　3、高噪聲抑制能力　　4、可靠的信號傳輸　　5、能夠集成到系統(tǒng)級IC內(nèi) 　　使用LVDS技術(shù)的的產(chǎn)品數(shù) [ 查看詳細 ]