Altera 推出業界首款串行 RapidIO 2.1 IP 解決方案

　　Altera 公司 (NASDAQ: ALTR) 今天宣布推出業界首款支持 RapidIO® 2.1 規范的知識產權 (IP) 內核。Altera 的串行 RapidIO IP 內核可支持多達四條通道，每條通道速率為 5.0 GBaud，從而滿足了無線市場日益增長的帶寬和可靠性需求。該 IP 內核專門針對擁有多個嵌入式收發器的 Stratix® IV FPGA 而優化，并得到了Quartus® II 軟件 v9.1 的支持。

　　RapidIO 2.1 規范在許多應用中均可實現高達 20 GBaud 速率的高性能，其中包括新一代無線基站、高性能系統和 DSP 陣列 (farm)。RapidIO 2.1規范支持基于 Altera 全套串行 RapidIO 解決方案，其包括一個后向兼容 RapidIO 1.3 規范的終端 IP 內核、參考設計、應用手冊、測試平臺，以及一些領先的數字信號處理器和開關廠商的互操作性報告。該串行 RapidIO IP 內核已獲得 RapidIO 商會總線功能模型的質量認可，同時還獲得了 Altera 40-nm Stratix IV GX 及 Stratix IV GT FPGA 和 HardCopy® IV GX ASIC 的支持。

　　Altera 器件產品市場高級總監 Luanne Schirrmeister 說：“我們的許多無線客戶極為重視系統帶寬和可靠性，對他們而言，串行 RapidIO 是一種頗受歡迎的接口。將業界首款支持 2.1 規范的串行 RapidIO IP 內核與 Altera 業界領先的 FPGA 以及收發器技術相結合，讓我們能夠從容地滿足客戶最為重視的系統要求，其中包括性能、可靠性和可擴展性。”