電源及電源管理領域的幾個創(chuàng)新

　　提高開關頻率的方法探討

　　在實現(xiàn)過程中，是否不再需要采用諧振的電源架構?Thomas認為，準諧振要求不能太高，如果是二三百瓦就不推薦了。當輸出功率越高，電流就越大，導通損耗則越高。如果沒有一個低導通電阻的MOS，導通損耗會很大。由于CoolMOS的導通電阻較低，可以降低導通損耗。另外，CoolMOS里面的輸出電容很低，該參數(shù)是影響開關損耗最大的因素。如果輸出電容量低，累計損耗就低。采用諧振的設計，也需要通過對輸出電容進行通電放電，也會產(chǎn)生一定的損耗。因此，如果是用傳統(tǒng)的MOS進行設計，損耗會很高。

　　輸出電容對電路本身有影響，那么輸出電容降低后是否對線路性能也有影響?Thomas說，將輸出電容降低不會影響電路的性能。但開關頻率提高，輸出電容會和PCB(印制電路板)寄生的電感等參數(shù)會產(chǎn)生諧振，會產(chǎn)生些尖峰。工程師應該關注這一點，不管提高還是降低，都需要知道寄生參數(shù)的影響。所以，在做PCB布板的時候，需要了解如何將其優(yōu)化。如果沒有這些配合，不可能把開關頻率提高。僅僅改變參數(shù)，是不會對電路產(chǎn)生影響的。

　　而且C6的開關頻率由用戶自行設定。MOS的開關頻率是從PWM來確定的，100kHz、150kHz或200kHz都可以。

　　如果頻率到了100kHz以上，那總體損耗是否由開關損耗來決定?其實，工程師選多大的開關頻率去做設計主要基于以下幾點：成本、效率和大小。只要將開關頻率提高，諸如電容等被動器件的體積就可以變小。但導通損耗一定會存在，永遠是越低越好。對于功率半導體來說，導通電阻和寄生電容是成反比的，一個高，另一個勢必就低，但我們可以將兩者達到一個優(yōu)化點。

　　英飛凌的方向是在降低導通損耗的同時又降低開關損耗。公司提倡的FOM參數(shù)就是體現(xiàn)這個方向。導通電阻越小的開關管，由越多的MOS胞元并成。寄生出來的電容也就越多，也就會增加越多的開關損耗。這就要工程師在開關損耗與導通損耗間找個平衡點。

　　那么，以開關損耗為主時，器件的總體損耗會高出很多嗎?答案是由于寄生參數(shù)變低，就會降低其開關損耗，每一次充電放電的能量損耗和每一個開關的損耗都會降低。但如果將開關頻率繼續(xù)提高，還是要考慮很多方法去控制其損耗。

　　電源管理的發(fā)展趨勢

　　電子設備的電源從模擬改成開關已經(jīng)邁出了一大步，今后只能略微提高一點效率[2]。不過，負載的用電效率也大有潛力可挖，這些負載包括各種處理器、存儲器、背光源甚至電動馬達等，電源管理集成電路(PMIC)在此大顯身手。

　　電源管理系統(tǒng)實現(xiàn)了將電源電壓和電流轉換成所需電壓和電流的功能，同時管理這些電壓在相關負載上的分配。電源管理系統(tǒng)可以由一些次級模塊，如降壓轉換器、升壓轉換器和LDO組成，但是電源管理系統(tǒng)的智能化將其與分立化的解決方案區(qū)分開來。

　　在絕大多數(shù)情況下，將由PMIC或電源管理單元(PMU)為一個復雜的器件供電，如一個應用處理器，為了滿足這個處理器的各種需求，PMIC將需要某些形式的智能來實現(xiàn)供電，且無需任何來自于處理器的“幫助”，所需的基本功能之一是按照一個特定序列提供各種電壓的能力;PMIC的另外一個重要功能是能夠使處理器轉換到低功耗狀態(tài)的能力，從而節(jié)省電池/電源能量，加以迅速喚醒處理器的能力，確保用戶體驗質(zhì)量。