Actel推出Libero集成開發環境 8.4

　　Actel公司宣布其Libero^® 集成開發環境 （IDE） 增添全新的功耗優化和增強的設計創建功能。全新的Libero IDE 8.4針對基于 Flash的IGLOO^®、IGLOO PLUS和 ProASIC^®3L現場可編程門陣列 （FPGA），提供由1.14V至 1.575V的FPGA內核工作電壓范圍，為設計人員提供額外的內核電壓選擇，以實現更低的功耗。新版本Libero IDE改進了SmartPower功耗分析工具，便于比較同一設計的多種設計實現和器件不同工作條件下的狀況，以及它們所帶來的功耗和電池壽命影響。Libero IDE 8.4允許由Actel創建或第三方的IP構件、用戶開發的HDL模塊，以及膠粘邏輯功能在設計項目中輕易集成，從而實現快速、高效的設計創建。

　　Actel 軟件工具高級市場經理Fred Wickersham稱：“我們明白在功耗和開發周期敏感的市場中，軟件開發工具對于項目的成功至關重要。不管是簡單的低功耗設計或復雜的以處理器為基礎的系統級芯片方案，全新Libero IDE 8.4都可以顯著地簡化設計過程，通過提供易于使用的工具以找出設計中的功耗源并降低其功耗，省去繁瑣的設計任務如針對邏輯功能編寫新的HDL代碼，自動實現多種功能在FPGA上或外部的連接。”

　　Libero IDE 8.4的提升功能

　　全新Libero IDE 8.4擴大了FPGA的內核工作電壓范圍，達到1.14V至1.575V，適合基于 Flash的1.2V IGLOO、IGLOO PLUS和ProASIC3L FPGA 應用，使設計人員擁有更多的內核工作電壓選擇，以達更低的功耗。Libero IDE 8.4還提升了SmartPower功耗分析功能。在新版本Libero IDE中，用戶可以創建和比較多種用戶定義的功率曲線“場景” （scenarios），讓用戶測試不同的運作狀況，更好地針對其功率敏感應用找出最佳的設計方法。SmartPower同時新增圖形化的功耗顯示功能，為用戶帶來更好的易用性，以及全面了解設計中所有功能模式的功耗狀況。

　　傳統的設計方法包括從底層生成HDL代碼或原理圖設計，以便創建和縫合，構成FPGA系統或子系統必需的邏輯功能組合。Libero IDE 8.4改進了SmartDesign功能，允許用戶將由自己或第三方創建的HDL模塊、IP核，以及膠粘邏輯功能導入項目區，因而能夠從導入功能或現有的IP核目錄中快速選擇所需的構件，然后將它們拖放到構件視圖中的一個白板“畫布”（canvas）上，讓用戶在其中查看和連接這些構件。最后自動創建出經設計準則檢查和可預備進行物理綜合 （synthesis-ready） 的HDL文件。SmartDesign支持快速構建簡單的設計或精細復雜的基于處理器的系統級芯片解決方案。

　　價格與供貨

　　Actel Libero IDE  Gold （金） 版本可供用戶免費在Windows平臺上使用，Actel Libero IDE 8.4  Platinum （白金） 版本則運行于Windows和 Linux平臺，而所有版本均提供一年期可更新的使用。