FIR濾波器原理

導讀：FIR濾波器是非遞歸型濾波器的簡稱，又叫有限長單位沖激響應濾波器。在數字信號處理系統中較基本的元件，今天帶大家了解FOR濾波器的原理

FIR濾波器原理——特點

　　FIR濾波器有以下幾點：

　　Ⅰ、數字濾波器還具有模擬濾波器不能比擬的可靠性。組成模擬濾波器的電子元件的電路特性會隨著時間、溫度、電壓的變化而漂移，而數字電路就沒有這種問題。只要在數字電路的工作環境下，數字濾波器就能夠穩定可靠的工作。

　　Ⅱ、數字濾波器相比模擬濾波器有更高的信噪比。這主要是因為數字濾波器是以數字器件執行運算，從而避免了模擬電路中噪聲(如電阻熱噪聲)的影響。數字濾波器中主要的噪聲源是在數字系統之前的模擬電路引入的電路噪聲以及在數字系統輸入端的模數轉換過程中產生的量化噪聲。這些噪聲在數字系統的運算中可能會被放大，因此在設計數字濾波器時需要采用合適的結構，以降低輸入噪聲對系統性能的影響。

　　Ⅲ、數字濾波器的處理能力受到系統采樣頻率的限制。這是因為奈奎斯特采樣定理，如果輸入信號的頻率分量包含超過濾波器1/2采樣頻率的分量時，數字濾波器因為數字系統的“混疊”而不能正常工作。如果超出1/2采樣頻率的頻率分量不占主要地位，通常的解決辦法是在模數轉換電路之前放置一個低通濾波器(即抗混疊濾波器)將超過的高頻成分濾除。否則就必須用模擬濾波器實現要求的功能。

　　數字濾波器具有比模擬濾波器更高的精度，甚至能夠實現后者在理論上也無法達到的性能。

FIR濾波器原理——原理

　　在信號進入FIR濾波器前，首先要將信號通過A/D器件進行模數轉換，使之成為8bit的數字信號，一般可用速度較高的逐次逼進式A/D轉換器，不論采用乘累加方法還是分布式算法設計FIR濾波器，濾波器輸出的數據都是一串序列，要使它能直觀地反應出來，還需經過數模轉換，因此由FPGA構成的FIR濾波器的輸出須外接D/A模塊。FPGA有著規整的內部邏輯陣列和豐富的連線資源，特別適合于數字信號處理任務，相對于串行運算為主導的通用DSP芯片來說，其并行性和可擴展性更好，利用FPGA乘累加的快速算法，可以設計出高速的FIR數字濾波器。

FIR濾波器原理——分類

　　FIR濾波器的在硬件上的分類有以下：分別是集成電路、DSP芯片、可編程三種。

　　集成電路：

　　一種是使用單片通用數字濾波器集成電路，這種電路使用簡單，但是由于字長和階數的規格較少，不易完全滿足實際需要。雖然可采用多片擴展來滿足要求，但會增加體積和功耗，因而在實際應用中受到限制。

　DSP芯片：

　　DSP芯片有專用的數字信號處理函數可調用，或者根據芯片指令集的結構自行設計代碼實現FIR的功能;由于FIR設計時其系數計算及其量化比較復雜，因此一般都采用MATLAB軟件作為輔助設計，計算出FIR的系數;然后進行代碼設計實現。實現FIR濾波器相對簡單，但是由于程序順序執行，速度受到限制。而且，就是同一公司的不同系統的DSP芯片，其編程指令也會有所不同，開發周期較長。

　　可編程：

　　FPGA/CPLD。FPGA有著規則的內部邏輯塊陣列和豐富的連線資源，特別適合用于細粒度和高并行度結構的FIR濾波器的實現，相對于串行運算主導的通用DSP芯片來說，并行性和可擴展性都更好。

　　以下是FIR濾波器的一些文章，網友們可以參閱一下：

二維FIR濾波器的FPGA實現

基于FDATool的FIR濾波器設計方法(一)

基于FDATool的FIR濾波器設計方法(二)

Matlab輔助DSP設計FIR數字濾波器