X波段間接式頻率綜合器的設計

　　(2)雜散特性分析

　　實踐證明，2:l的阻帶/通帶比是一個合理而實際的下限值。在這一原則指導下，我們可以根據中心頻率f0附近雜散分布情況，合理選擇帶通濾波器的帶寬和抑制指標。

　　240、300、1200MHz帶通濾波器選用LC濾波器，其特性為在通帶內插損較小(約3dB)，而對于帶外抑制應有70dB以上;低通濾波器也采用LC濾波器，其特性為在通帶內插損較小(約1dB)，而對二次諧波的抑制應達到40dB，這樣15MHz和240MHz等信號的諧波、雜波抑制均可達到要求。

　　在鎖相環內，由于環路自身的窄帶跟蹤濾波特性，可以使雜散減小至要求的范圍內。實踐證明，通過環路濾波器的優化設計以及采用良好的屏蔽措施，可使二本振的雜波抑制有很大的改善，可以達到-75dBc。

　　對一本振和主振合成源來講，最關鍵的問題是要采取良好的隔離和濾波措施。通過提高功分器的隔離度，以及腔體分隔、減少共用部分，在很大程度上避免混頻器LO端口的信號反串，使一本振和主振信號的隔離度達到要求;在三個混頻器后面的濾波環節中，為抑制雜散，關鍵是濾波器的設計：我們采用了三個腔體微波濾波器，可以在保證220MHz通帶內(對點頻為窄帶)插損較小(約2dB)的前提下，有效地濾除本振泄漏以及三階交調等雜散分量，使一本振和主振信號的雜波抑制能滿足要求。

　　(3)其它性能分析

　　對于0-π調相器，考慮到主振信號的BPSK調制精度為±3º，我們選用的調制器的插損≤3.2dB，幅度不平衡≤0.2dB，相位不平衡≤±2º，可以滿足要求。

　　由于SPST1和BPSK的驅動電路延遲以及各自的響應時間不可能做到完全一致，它們的調幅碼和調相碼的時序需要通過主機進行適當的同步(響應快的要延遲一點)。

　　3 電路設計

　　3.1 PLL輸出頻段的選擇(混頻比設計)

　　在頻綜器的設計中，混頻器的設計非常重要，一般應選擇高隔離度高三階交調的混頻器。在選擇好的混頻器的基礎上，混頻比的設計變得更為重要，因為混頻器會產生大量的交互調產物[1]。所以正確選擇工作頻率使交互調頻率遠離有用頻率，以便濾波器較容易的濾除交互調頻率，減小雜散輸出。考慮到濾波器的性能的限制，我們選定LO2工作于L波段，使混頻比為fLO2/fPDRO=0.1，同時適當減小輸入幅度，可以降低高階交調產生的雜散。

　　3.2 環路濾波器的設計

　　這里，選用較高的鑒相頻率，可以加強鎖相環抑制參考邊帶的能力。同時，較高的鑒相頻率可以允許寬的環路帶寬，從而加快頻率捷變時間，保證跳頻時間指標要求。

　　我們使用ADIsimPLL Ver 3.0來計算環路參數，如取fVCO=900～1200MHz，KV=30MHz/V，fn=200kHz，相位裕量為45°，可算得圖2中的環路參數：

　　圖2 PLL環路濾波器

　　在調試過程中，我們發現運放的噪聲電壓、噪聲電流、轉換速率、偏置電壓/電流等參數對環路的相噪以及跳頻時間影響特別大，所以必須采用優質的運放和電源。