一種采用分離柵極閃存單元實現可編程邏輯陣列的新型測試結構

　　簡介

　　大多數可編程陣列使用易失性存儲器SRAM作為配置數據存儲元件。最近，有人嘗試使用非易失性存儲器(NVM)替代SRAM。基于NVM的FPGA是嵌入式IP應用的理想選擇，其架構和許多增強功能可改善芯片集成度、IP使用率和測試時間。Robert Lipp等人提出了一種采用淺溝槽隔離(STI)工藝的高壓三阱EEPROM檢測方案。為了能及時編程，使用此方法的開關器件需要高于±16V的電壓。Kyung Joon Han等人通過用深溝槽隔離工藝替代高壓三阱工藝對此方案進行了改進。但是，深溝槽NVM器件操作采用FN隧穿，需要在柵極和通道之間分離±10V的電壓。此分離電壓操作需要三阱工藝。

　　本文首次提出了一種新型測試結構，采用雙分離柵極閃存單元創建配置元件。SST的分離柵極閃存單元作為嵌入式應用的領先NVM解決方案而被業內熟知，這歸功于其與代工廠提供的基線邏輯工藝的兼容集成、低功耗且高度可靠的厚氧化層多晶硅間擦除、非常有效的源極側通道熱電子(SSCHE)注入編程、低電壓讀操作以及高耐用能力。因此，SCE技術消除了對三阱工藝的需求以及傳感和SRAM電路，這通過使用SST的分離柵極閃存技術來實現，該技術符合標準CMOS工藝并采用分離柵極存儲器單元來存儲配置數據和直接配置邏輯陣列(SLA)開關元件。此外，SCE還繼承了上述分離柵極閃存所具備的技術優勢。