新環境、新工藝、新挑戰下的FPGA發展策略

與EDA廠商：合作而非競爭

去年10月的一次FPGA用戶調查曾顯示，有50%的用戶表示設計工具應該更好，用戶對于FPGA設計工具最不滿的是布線和時序預算。Altera公司的Quartus II軟件版本目前已升至9.0，這個統一的設計環境能完成Altera CPLD、FPGA和HardCopy ASIC全系列產品的開發，并支持新40nm產品Stratix IV GT和Arria II GX。新增功能包括：新的SSN分析器工具——提示設計人員在引腳分配期間可能出現的同時開關噪聲(SSN)違規，更迅速地實現電路板設計，提高信號完整性；增強SOPC Builder——簡化了硬件和軟件工程師之間的信息傳遞，增強了GUI，大型系統顯示更加清晰；亞穩態分析——提供工具來自動識別可能出現的亞穩態電路問題，自動報告平均故障間隔時間(MTBF)；增強引腳規劃器——提供新的時鐘網絡查看功能，幫助設計人員更好地管理時鐘資源。

“軟件的質量決定客戶是否會繼續使用你的產品，能抓住工程師的還包括軟件和IP組合。我們必需確保為每一類用戶提供合適的工具、IP和設計支持，更好地幫助他們完成自己的設計。”Danne表示，“這也是Altera的市場份額能逐年上升的原因之一。”

我們認為45nm的競爭很大程度上也取決于軟件。“EDA廠商不會針對不同FPGA廠商提供不同的服務，而我們一般采用會同時進行硬件和軟件開發，軟件通常在芯片量產前六個月就可以付諸使用。EDA廠商做不到這一點。”Hata表示。

“當然，EDA廠商在PLD領域的確扮演者非常重要的角色，不過，我們不認為EDA廠商是我們的競爭對手，所以我們不會與他們進行競爭，而是努力與他們合作。主流EDA廠商如Cadence、Mentor Grapics、Synopsys和Synplicity等都已和我們有多年的合作。”Danne表示。