FPGA高速硬件在環仿真器實現電機控制器測試

　　電機控制器將參考波形與三角載波相比較，從而確定門控制信號的狀態。

　　當時，上面一個電力電子器件的門極控制信號為高, 下面的器件的控制信號為低

　　當時，上面一個電力電子器件的門極控制信號為低, 下面的器件的控制信號為高

　　準確檢測門信號的開關時刻對仿真器正確產生仿真信號來說非常重要。否則仿真器可能產生抖動、非特征諧波等不準確結果，甚至變得不穩定。下圖為PMSM電機驅動的電流波形仿真結果。

　　PWM頻率為10 kHz。可以看到，50 kHz的仿真循環速率還不足以讓仿真器及時地檢測出開關時刻

　　因此不能獲得精確結果。檢測結果中包含了不想要的諧波分量，使結果與期望值偏差很大。而在200 kHz的循環速率下，檢測結果就好了很多。

　　為了獲得精確結果，仿真器的采樣間隔必須比控制器的PWM周期小很多。如此高循環速率的應用使基于FPGA的方案成為理想選擇。我們的定點PMSM模型及定點BLDC模型均能在40個FPGA時鐘周期內完成一次更新運算。

　　提示：有時，期望仿真循環速率可能超過模擬了I/O所能夠達到的速率。一般此時無需更新模擬I/O(扭矩輸入、電流輸出等)來匹配仿真循環率，用戶可使用多頻編程來保持數字I/O及仿真循環處于高速率，從而用于門信號開關時刻的精確檢測，而將模擬I/O設置于另一個循環狀態，之后再通過FIFO在兩個不同頻率的循環間傳輸數據。

　　設計的前提假設

　　a. 電力電子器件的理想開關模型

　　將電力電子器件建模為理想開關，當門信號為真（高）時，開關為理想的短路電路。當門信號為假（低）時，開關為理想的開路電路。理想開關模型非常適用于系統級仿真，此時我們不關心電力電子器件的寄生效應。此外，理想開關模型可大幅提升仿真速度。

　　對于電力電子器件的熱損失，可以計算其等效電阻，并將此電阻值計入電機的總電阻。

　　b. 積分方法

　　電機的數學模型是一組微分方程。當在FPGA上仿真電機驅動模型時，實際上是在FPGA上對這些微分方程進行積分。由于期望的積分步長非常的小，僅為幾微秒的量級。

　　所以用戶可選擇最簡單的積分方法，如歐拉方法，此方法適用于小步長情況。