賽靈思KC705評估套件功耗優(yōu)勢演示

賽靈思通過各種措施減少動態(tài)、靜態(tài)以及I/O接口的功耗，同時從設(shè)計流程上對ISE設(shè)計套件進行優(yōu)化，從而實現(xiàn)了在28nm工藝節(jié)點前所未有的功耗降低。

靈活混合信號 (AMS) 評估卡支持兩種模擬信號源提供方法。在本演示中，AMS 評估卡連接至 Kintex-7 FPGA KC705 基礎(chǔ)板，通過 4 個獨立的 BNC 接插件提供信號，而 BNC 接插件則連接至傳統(tǒng)的模擬功能生成器或其它模擬硬件上。第二種方法則采用板載數(shù)模轉(zhuǎn)換器 (DAC) 來輸出模擬信號。兩種信號都能通過 20 引腳接插件線纜進行多路復(fù)用和緩沖，然后再路由至 FPGA 上的 XADC 輸入端。