混合邏輯電平的接口技術

在功耗低、體積小的便攜式設備（蜂窩電話、ＰＤＡ、筆記本電腦、數字相機等）的應用需求驅動下，越來越多的半導體器件采用低電壓設計技術，很多半導體器件制造廠家紛紛推出３．３Ｖ和２．５Ｖ等一系列超低功耗集成電路。這樣使很多低電壓邏輯標準得以廣泛應用。在新一代的銀行終端、教育終端等產品的設計過程中，為了降低成本、保持與終端外設的兼容性，還需要在同一系統中采用許多不同邏輯標準的器件，因此在同一系統中不可避免地存在不同供電電壓的模塊。如何解決不同的邏輯電平信號間的接口問題，就成了硬件工程師面臨的關鍵技術。本文結合ＴＦＴ彩色液晶網絡終端的設計，詳細介紹了幾種邏輯電平信號的接口特性，并討論了它們之間的接口技術。

１ＤＣ／ＤＣ電源變換

傳統的線性穩壓器，如ＬＭ１１７系列都要求輸入電壓比輸出電壓高３Ｖ以上，否則不能正常工作，同時傳統的線性穩壓器轉換效率低，發熱量大，所以ＬＭ１１７系列已經不能滿足低功耗小體積的應用系統的電源設計要求。電池供電的便攜式設備，對于電源轉換效率和散熱要求更高，所以必須尋求其他的解決方案。

ＴＦＴ彩色液晶網絡終端主板涉及大量的５．０Ｖ和３．３Ｖ邏輯信號，必須有５．０Ｖ和３．３Ｖ兩個供電模塊。為了與其它系列終端的外置電源兼容，這里采用國家半導體公司的ＬＭ２５７６從１２Ｖ變換到５Ｖ，再采用ＭＩＣＲＥＬ公司的ＭＩＣ５２０７(或Ｌｉｎｅａｒ公司的ＬＴ１０８６)從５Ｖ變換到３．３Ｖ。

ＬＭ２５７６是基于開關電源技術的低電壓輸出單片集成電路，內置５２ｋＨｚ的振蕩電路，僅僅需要４個外圍器件，電源轉換效率高達７７％，輸出電流最大可達３Ａ，發熱量小,電磁輻射小，可靠性高。

面對低電壓電源的需求，許多電源芯片公司推出了低壓差線性穩壓器ＬＤＯ（ＬｏｗＤｒｏｐｏｕｔＲｅｇｕｌａｔｏｒ）。這種電源芯片的壓差可以低至０．２Ｖ～１．３Ｖ，可以實現５Ｖ轉３．３Ｖ／２．５Ｖ、３．３Ｖ轉２．５Ｖ／１．８Ｖ等要求。生產ＬＤＯ的公司很多，如ＡＬＰＨＡ、ＬＴ(ＬｉｎｅａｒＴｅｃｈｎｏｌｏｇｙ)、ＮＩ(Ｎａｔｉｏｎａｌｓｅｍｉｃｏｎｄｕｃｔｏｒ)、ＴＩ等。低壓差線性穩壓器ＭＩＣ５２０７特別適合手持的電池供電設備，它有一個與ＣＯＭＳ、ＴＴＬ電平兼容的使能控制引腳，便于關斷電源降低功耗，其外圍電路也特別簡單。

２各種邏輯電平信號的電特性

在ＴＦＴ彩色液晶網絡終端系統中，中央處理器ＩｎｔｅｌＰＸＡ２５５的Ｉ／Ｏ端口是３．３Ｖ的ＣＭＯＳ結構；ＵＳＢＨｏｓｔ控制器ＳＬ８１１ＨＳ的Ｉ／Ｏ端口是３．３Ｖ的ＣＭＯＳ結構?熏兼容ＴＴＬ電平；超級Ｉ／Ｏ控制器Ｗ８３９７７ＡＴＦ具有５．０ＶＣＭＯＳ和５．０ＶＴＴＬ兩種Ｉ／Ｏ端口。它們的電平特性如表１所示。遵守同一邏輯電平標準的不同器件，端口的電特性可能略有不同，即使是同一器件，在不同環境下表現出的電特性也是不同的，所以在設計電路時，一定要具體情況具體分析。

表１中，ＶＯＨ表示輸出高電平的最小值；ＶＯＬ表示輸出低電平的最大值。表１ＶＩＨ表示輸入高電平的最小值；ＶＩＬ表示輸入低電平的最大值。表１列出了器件的常見電特性，有些集成電路略有差別。

銀行終端需要外接的串口設備多達８個以上，所以解決ＲＳ－２３２Ｃ串口與３．３Ｖ和５．０Ｖ邏輯電平接口也是ＴＦＴ彩色液晶網絡終端系統的一項重要技術（實達電腦公司有些終端的串口是ＴＴＬ電平）。

ＲＳ－２３２Ｃ標準是美國ＥＩＡ(電子工業聯合會)與ＢＥＬＬ等公司一起開發的、于１９６９年公布的通信協議，全稱是ＥＩＡ－ＲＳ－２３２Ｃ。它適于數據傳輸速率在０～２００００ｂｐｓ的通信。這個標準對串行通信接口的有關問題，如信號線功能、電特性都作了明確規定。由于通信設備廠商都生產與ＲＳ－２３２Ｃ制式兼容的通信設備，因此，它作為一種標準，目前已在微機通信接口中廣泛采用。

ＲＳ－２３２Ｃ采用負邏輯，規定＋３Ｖ～＋１５Ｖ任意電壓表示邏輯０（或信號有效），－３Ｖ～－１５Ｖ任意電壓表示邏輯１（或信號無效）。

目前生產ＴＦＴ液晶顯示屏的廠家主要有ＬＧ．ＰＨＩＬＩＰＳ、ＳＡＭＳＵＮＧ、ＳＨＡＲＰ、ＮＥＣ等。這些顯示屏，有的是ＴＴＬ電平接口，有的是ＬＶＤＳ接口。使用ＴＴＬ電平接口，其有效距離僅為５０ｃｍ?鴉如果是３．３Ｖ電平，傳輸距離更短。在終端應用中，一般是顯示屏與主機結合為一體，但是也有顯示屏遠離主機的情況，所以這里簡要介紹一下ＬＶＤＳ信號。目前ＬＶＤＳ技術在傳輸距離上有其局限性，一般應用在２０ｍ以下。

ＬＶＤＳ(ＬｏｗＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ)是一種小振幅差分信號技術，使用非常低的幅度信號（約３５０ｍＶ）通過一對差分ＰＣＢ走線或平衡電纜傳輸數據。ＬＶＤＳ在兩個標準中定義：ＩＥＥＥＰ１５９６．３(１９９６年３月通過)，主要面向ＳＣＩ(ＳｃａｌａｂｌｅＣｏｈｅｒｅｎｔＩｎｔｅｒｆａｃｅ)；ＡＮＳＩ／ＥＩＡ／ＥＩＡ－６４４(１９９５年１１月通過)，主要定義了ＬＶＤＳ的電特性，并建議了６５５Ｍｂｐｓ的最大速率和１．８２３Ｇｂｐｓ的無失真媒質上的理論極限速率。在兩個標準中都指定了與物理媒質無關的特性，這意味著只要媒質在指定的噪聲邊緣和歪斜容忍范圍內發送信號到接收器，接口都能正常工作。

圖１為ＬＶＤＳ的原理簡圖，其驅動器由一個恒流源（通常為３．５ｍＡ）驅動一對差分信號線組成。在接收端有一個高的直流輸入阻抗（幾乎不會消耗電流），所以幾乎全部的驅動電流將流經１００Ω的終端電阻在接收器輸入端產生約３５０ｍＶ的電壓。當驅動狀態反轉時，流經電阻的電流方向改變，于是在接收端產生一個有效的“０”或“１”邏輯狀態。

ＬＶＤＳ技術的恒流源模式低擺幅輸出意味著ＬＶＤＳ具有很高的傳輸速度，能較好地抑制共模信號，并行的差分信號降低了周圍的電磁干擾，ＣＭＯＳ工藝保證了較低的靜態功耗。另外，由于是低擺幅差分信號技術，其驅動和接收不依賴于供電電壓，因此，ＬＶＤＳ能比較容易應用于低電壓系統中，如３．３Ｖ甚至２．５Ｖ，保持同樣的信號電平和性能。ＬＶＤＳ也易于匹配終端。無論其傳輸介質是電纜還是ＰＣＢ走線，都必須與終端匹配，以減少不希望的電磁輻射，提供最佳的信號質量。通常，一個盡可能靠近接收輸入端的１００Ω終端電阻跨在差分線上即可提供良好的匹配。