在PSoC4平臺(tái)上開(kāi)發(fā)步進(jìn)電機(jī)控制系統(tǒng)

3. 步進(jìn)電機(jī)控制原理及主要商用控制方案分析

① 步進(jìn)電機(jī)控制原理

兩相HB型步進(jìn)電機(jī)是步進(jìn)電機(jī)家族中應(yīng)用最為廣泛的一種，具有分辨率高，轉(zhuǎn)矩大和性價(jià)比高的優(yōu)點(diǎn)。其缺點(diǎn)是低速時(shí)的振動(dòng)大和高速時(shí)的噪音。采用細(xì)分步進(jìn)驅(qū)動(dòng)是降低振動(dòng)和噪音的有效手段。

圖2表示兩相HB型步進(jìn)電機(jī)的4細(xì)分微步進(jìn)的各相電流基準(zhǔn)波形。各相電流值的峰值相等，相位偏差90°，電機(jī)相電流將跟蹤此基準(zhǔn)波形，由于電機(jī)實(shí)際相電流的連續(xù)性，其平均曲線將變成正弦波。

圖2：4細(xì)分微步進(jìn)的電流基準(zhǔn)波形

② 步進(jìn)電機(jī)主要商用控制方案分析

目前市場(chǎng)上比較成熟的步進(jìn)電機(jī)控制方案大致有兩種，區(qū)別主要在產(chǎn)生細(xì)分正弦波的方式上，分別為偏硬件和偏軟件的方案。偏硬件的方案由CPLD和DAC產(chǎn)生基準(zhǔn)正弦波，偏軟件的方案由MCU及其內(nèi)部PWM產(chǎn)生基準(zhǔn)正弦波。

1）基于CPLD的偏硬件方案分析

圖3為基于CPLD的偏硬件方案控制框圖，CPLD根據(jù)雙四拍時(shí)序控制雙全橋驅(qū)動(dòng)電路的開(kāi)通。其內(nèi)部存儲(chǔ)有基準(zhǔn)正弦波的細(xì)分值數(shù)字表，此細(xì)分表有DAC轉(zhuǎn)換成模擬電壓與電機(jī)相電流的采樣值進(jìn)行比較后控制雙全橋驅(qū)動(dòng)電路，可以使電機(jī)相電流準(zhǔn)確跟蹤正弦基準(zhǔn)值。

圖3：基于CPLD的偏硬件方案控制框圖

2）基于MCU的偏硬件方案分析

圖4為基于MCU的偏軟件方案控制框圖，MCU對(duì)電機(jī)兩相電流進(jìn)行實(shí)時(shí)采樣，進(jìn)行ADC轉(zhuǎn)換后與細(xì)分正弦波的基準(zhǔn)值進(jìn)行比較，根據(jù)比較的結(jié)果決定PWM的開(kāi)通，從而使電機(jī)產(chǎn)生細(xì)分正弦的相電流。

圖4：基于MCU的偏軟件方案控制框圖

綜合上述兩種方案不難看出，CPLD方案可以產(chǎn)生100K以上的pps(pulse per second),但系統(tǒng)所需器件多，成本較高。MCU方案成本有所降低，但由于ADC采樣帶來(lái)的相位滯后和閉環(huán)控制算法耗時(shí)較長(zhǎng)限制了電機(jī)的pps,一般在50K以下，如果要繼續(xù)提高，需要采用高檔的MCU或DSP，也會(huì)增加成本。