我們在使用運放或比較器芯片時有時候會碰到自激振蕩的問題，本文討論自激振蕩形成的原因以及解決辦法。運放芯片會比較 V+ 和 V- 兩個輸入信號，當 V+ > V- 時，輸出高電平，當 V+ < V- 時輸出低電平。
本文引用地址：http://www.czjhyjcfj.com/article/202304/445870.htm我們在使用運放或比較器芯片時有時候會碰到自激振蕩的問題，本文討論自激振蕩形成的原因以及解決辦法。
運放芯片會比較 V+ 和 V- 兩個輸入信號，當 V+ > V- 時，輸出高電平，當 V+ < V- 時輸出低電平。有時候，輸入信號存在噪聲，因此在參考電壓附近的輕微波動會引起輸出端的振蕩。即使輸入信號沒有噪聲，比較器本身也會導致噪聲。當輸出突然從一個電源軌轉變到另外一個軌的時候有時也會引入噪聲，并且會通過電源或者輸出電路反射到輸入端。無論原因是什么，遲滯（hysteresis）也就是受控正反饋，是一種常見的解決辦法。圖 1a 展示了一個簡單的反相比較器電路，閾值 VR = 2V。輸入信號上的噪聲可能會導致輸出信號多次在高低電平簡切換，形成振蕩。在圖 1b 中，R1 和 R2 組成的分壓電路對輸出信號進行分壓，正反饋開關閾值電壓以產生滯后。當上升的輸入電壓達到閾值時，Vo的下降沿將閾值移動到較低電壓，從而克服引起抖動的噪聲。上述正反饋解決振蕩的方法同樣適應于同相比較器電路：正向反饋電阻 R1 和 R2 同樣接在 V+ 和 Vout 之間。遲滯幅度由比較器的輸出電壓擺幅 VOH 以及電阻分壓器的值決定。遲滯帶（hysteresis band） ?VT 根據輸入信號的噪聲水平和振蕩大小調整。有些比較器有開漏（或集電極開路）輸出。由于輸出電容會減緩輸出電平升高的速率，這些類型在正向輸出沿上產生遲滯的效果可能稍差，這會導致較少的閾值更改。此外，請注意，根據所選的值，遲滯網絡將改變輸出電壓，從而降低輸出電壓擺幅。滯后在上升和下降輸入上產生不同的閾值電壓，這在某些應用中可能是一個缺點。給 R2 串聯一個電容會臨時改變門限電壓的值，也許會有足夠長的時間讓輸入通過有噪聲的門限范圍。但如果碰到輸入變化極其緩慢，例如電池電壓，這種方案就行不通。當輸入信號變化速率足夠快的時候，你可以嘗試這種方法。一些比較器(比如說 TLV3201) 內置了遲滯功能，不再需要外置的電阻。這是通過內部的電路結點實現的，同時使輸入和輸出不受電路的影響。對于大多數電路而言，這些器件的遲滯帶是有效的。如果需要的話，你可以添加外部電阻。本文主要內容翻譯自 Bruce Trump 的這篇文章：Comparators—what’s all the chatter?
加入技術交流群
評論