聯(lián)發(fā)科芯片設(shè)計(jì) 導(dǎo)入機(jī)器學(xué)習(xí)

聯(lián)發(fā)科長(zhǎng)期投入前瞻領(lǐng)域研究，近期再傳突破性成果。聯(lián)發(fā)科宣布，將機(jī)器學(xué)習(xí)導(dǎo)入芯片設(shè)計(jì)，運(yùn)用強(qiáng)化學(xué)習(xí)（reinforcement learning）讓機(jī)器透過(guò)自我不斷探索和學(xué)習(xí)，預(yù)測(cè)出芯片中最佳電路區(qū)塊的位置（location）與形狀（shape），將大幅縮短開(kāi)發(fā)時(shí)間并建構(gòu)更強(qiáng)大性能的芯片，成為改變游戲規(guī)則的重大突破。

聯(lián)發(fā)科表示，該技術(shù)將于11月于臺(tái)灣舉辦的IEEE亞洲固態(tài)電路研討會(huì)A-SSCC（Asian Solid-State Circuits Conference）發(fā)表，同步也將申請(qǐng)國(guó)際專(zhuān)利。

聯(lián)發(fā)科指出，這項(xiàng)AI先進(jìn)技術(shù)注入了創(chuàng)新的算法，針對(duì)極復(fù)雜的芯片設(shè)計(jì)，決定出最佳的電路配置，除可決定區(qū)塊（block）最佳的位置，還能調(diào)整出最佳的形狀，將機(jī)器學(xué)習(xí)應(yīng)用在優(yōu)化設(shè)計(jì)、減少錯(cuò)誤，協(xié)助工程師用更少的時(shí)間，產(chǎn)出更佳的成果。

聯(lián)發(fā)科芯片設(shè)計(jì)研發(fā)本部群資深副總蔡守仁表示，不論是企業(yè)界和學(xué)術(shù)界，近年鮮少有早期電路區(qū)塊布局的文獻(xiàn)研究。公司本次突破性的發(fā)展，將AI和EDA結(jié)合出機(jī)器優(yōu)化的電路區(qū)塊布局?jǐn)[放，協(xié)助研發(fā)人員提高效率并自動(dòng)執(zhí)行優(yōu)化任務(wù)。