萊迪思FPGA軟件方案Propel支持RISC-V IP低功耗設計

低功耗FPGA大廠萊迪思半導體（Lattice Semiconductor）近日推出全新FPGA軟件解決方案Lattice Propel，提供擴充RISC-V IP及更多類型周邊組件的IP函式庫，并以「按建構逐步校正」（correct-by-construction）開發工具協助設計工作，進一步實現FPGA開發自動化。

萊迪思最新推出的Lattice Propel開發工具包含兩大特色：IP整合工具Lattice Propel Builder，以及軟件開發工具Lattice Propel SDK。

Lattice Propel Builder透過提供更完備的GUI和命令行工具，讓FPGA開發商能夠輕松以拖移IP區塊（block）方式進行處理器設計，該開發環境更能自動聯機并產生代碼，例如Verilog。

Lattice Propel SDK則具備軟件套件建構、編譯、分析和除錯的應用程序，并以軟件函式庫與開發板級提供支持，讓軟件開發人員能在硬件就緒前進行軟件設計，加速產品上市時程。

萊迪思半導體亞太區現場技術支持總監蒲小雙表示：「Lattice Propel是首個支持RISC-V的基于閃存和SRAM的FPGA平臺，透過優化RISC-V核心，萊迪思推出的最新FPGA開發環境能協助進行更高效能與更小尺寸的處理器開發工作。」

他進一步表示，開源指令集架構RISC-V在嵌入式應用中廣泛獲得采用，Lattice Propel首款支持的組件MachXO3D也能開放設計軟件指令集，以RISC-V架構進行設計能方便實現軟件遷移，增加設計彈性。

目前Lattice Propel支持八個IP核心，包含一顆支持RISC-V RV32I，以及四顆可支持AMBA總線架構（Advanced Microcontroller Bus Architecture）的核心。