高云半導(dǎo)體公司發(fā)布基于晨熙家族FPGA的RISC-V微處理器 早期使用者計劃

　　中國廣州，2018年8月16日，國內(nèi)領(lǐng)先的可編程邏輯器件供應(yīng)商——廣東高云半導(dǎo)體科技股份有限公司(如下簡稱“高云半導(dǎo)體”)，今日宣布發(fā)布基于高云半導(dǎo)體FPGA的RISC-V微處理器早期使用者計劃，該計劃是基于晨熙家族 GW2A 系列FPGA芯片的包括系統(tǒng)級參考設(shè)計的FPGA編程BIT文件、GW2A開發(fā)板等的完整解決方案，其中系統(tǒng)級參考設(shè)計包括RISC-V MCU內(nèi)核、AHB & APB總線、存儲器控制單元及若干外設(shè)。

　　RISC-V作為指令集體系結(jié)構(gòu)(ISA)的開放規(guī)范，RISC-V ISA設(shè)計初衷涵蓋了小型、快速、低功耗的實際實現(xiàn)，避免針對特定的微處理器架構(gòu)進行過度架構(gòu)，具有應(yīng)用廣泛、擴展性強的重要特點，且有大量可支持的軟件，使得新指令集具備了良好兼容性的優(yōu)勢。

　　開放規(guī)范意味著任何人都可以構(gòu)建支持它的處理器。傳統(tǒng)上，微處理器供應(yīng)商向客戶提供特性鎖定的產(chǎn)品，這就意味著一旦客戶使用了某家供應(yīng)商的產(chǎn)品，就很難轉(zhuǎn)向另一家供應(yīng)商的產(chǎn)品。RISC-V改變了這種情況，因為基于RISC-V標(biāo)準(zhǔn)建立的軟件生態(tài)系統(tǒng)，可以支持很多不同的供應(yīng)商的微處理器產(chǎn)品。只要用戶基于一個供應(yīng)商的RISC-V處理器開發(fā)了應(yīng)用軟件就可以直接重用相同的應(yīng)用軟件代碼并將其無縫轉(zhuǎn)換到另一個遵循相同開放規(guī)范的供應(yīng)商的RISC-V處理器中進行實現(xiàn)。

　　高云RISC-V微處理器早期使用者計劃提供的完整解決方案，具體如下：

• 　　 GW-2A FPGA芯片

• 　　 GW-2A FPGA開發(fā)板，包括Micro-USB下載/調(diào)試線

• 　　 GW-2A FPGA編程BIT文件，內(nèi)含RISC-VMCU內(nèi)核、AHB總線、APB總線、存儲器控制以及若干外設(shè)的系統(tǒng)級參考設(shè)計

• 　　 高云FPGA設(shè)計軟件套裝，包含高云IP核生成器，可以提供一系列Verilog設(shè)計的IP核，包括存儲器控制單元、數(shù)據(jù)通路、DSP等，可用于搭建RISC-V微處理器系統(tǒng)的定制化外設(shè)和接口模塊

• 　　 軟件工具鏈(C代碼編譯器、鏈接器、調(diào)試器)、RISC-V微處理器外設(shè)的驅(qū)動軟件以及用于定制化C程序開發(fā)的內(nèi)置庫

• 　　 系統(tǒng)級參考設(shè)計包含了RISC-V微處理器內(nèi)核、AHB總線、APB總線、存儲器控制單元以及若干外設(shè)，具體如下圖所示：

　　“利用高云晨熙家族GW-2A FPGA芯片豐富的內(nèi)置Block SRAM資源，RISC-V系統(tǒng)的指令本地存儲器(ILM)和數(shù)據(jù)本地存儲器(DLM)均使用內(nèi)置的Block SRAM實現(xiàn)，無需外部Flash/SRAM存儲芯片，從而簡化了整個微處理器系統(tǒng)設(shè)計的復(fù)雜性，最大限度地降低產(chǎn)品研發(fā)成本，”高云半導(dǎo)體FPGA應(yīng)用研發(fā)總監(jiān)高彤軍先生強調(diào)：“RISC-V微處理器早期使用者計劃的“一核、一芯、一體化設(shè)計”的特點更著眼于產(chǎn)品的關(guān)鍵特性，能夠幫助用戶有效減少學(xué)習(xí)與時間成本，快速實現(xiàn)產(chǎn)品創(chuàng)新設(shè)計與應(yīng)用?！?/p>

　RISC-V處理器

　　? 5級執(zhí)行流水線

　　? 硬件乘法器– radix-2/radix-4/radix-16/radix-256/fast

　　? 硬件除法器

　　? 可選的分支預(yù)測機制

　　?靜態(tài)分支預(yù)測：

　　* 4-entry返回地址棧(RAS)

　　?動態(tài)分支預(yù)測：

　　* 32/64/128/256-entry分支目標(biāo)緩沖器(BTB)

　　* 256-entry分支歷史表

　　* 8-bit全局分支歷史

　　* 4-entry返回地址棧(RAS)

　　? 機器模式和可選的用戶模式

　　? 可選的性能監(jiān)控器

　　RISC-V ISA –指令集體系結(jié)構(gòu)

　　? RISC-V RV32I 基本整型指令集

　　? RISC-V RVC 壓縮指令的標(biāo)準(zhǔn)擴展

　　? RISC-V RVM 整數(shù)乘法除法的標(biāo)準(zhǔn)擴展

　　? 可選的RISC-V RVA 原子指令的標(biāo)準(zhǔn)擴展

　　內(nèi)存子系統(tǒng)-基于FPGA內(nèi)部Block RAM實現(xiàn)

　　? 指令&數(shù)據(jù)本地存儲器 4KiB至16MiB

　　? 內(nèi)存子系統(tǒng)支持soft-error protection

　　? 保護方式：奇偶校驗或錯誤檢驗和校正(ECC)

　　? 自動硬件錯誤校正

　　? 受保護的內(nèi)存：

　　* 指令&數(shù)據(jù)緩存tag RAM和數(shù)據(jù)RAM

　　* 指令&數(shù)據(jù)本地存儲器

　　總線

　　? 接口協(xié)議

　　? 同步AHB(32-bit/64-bit數(shù)據(jù)位寬)

　　? 同步APB(32-bit/64-bit數(shù)據(jù)位寬)

　　Debug

　　? 支持RISC-V外部debug

　　? 可配置斷點數(shù)：2/4/8

　　? 基于AHB接口的外部debug模塊

　　? 外部JTAG debug傳輸模塊IEEE Std 1149.1 4線JTAG接口

　　Trace

　　? 可選指令跟蹤

　　外設(shè)模塊

　　? 2個UART接口

　　? 2個SPI接口

　　? 可編程的定時器

　　? 1個32bit GPIO

　　? 1個I2C

　　? JTAG debug接口

　　? 時鐘生成器

　　? 復(fù)位生成器

　　? 系統(tǒng)管理單元

　　DK_DEV_GW2A55開發(fā)板

　　DK_DEV_GW2A55開發(fā)板包括一顆GW2A-55/18 FPGA芯片，具有低功耗、高性能、豐富的用戶邏輯資源等特點。開發(fā)板包括接口通信模塊、控制模塊、存儲模塊、人機交互顯示模塊等。

　　· 接口通信模塊包括VGA接口、RS232接口、Ethernet接口、通用IO接口等。存儲模塊包括SRAM、FLASH、DDR2 SDRAM等。

　　· 人機交互顯示模塊包括4個按鍵、8個撥碼開關(guān)、16個LED、1602字符點陣LCD、七段數(shù)碼管等。

　　高云晨熙家族GW2A FPGA器件具有最佳性價比優(yōu)勢，其以豐富的邏輯、高性能的DSP資源、高速的I/O接口、優(yōu)化的協(xié)同處理能力為基礎(chǔ)，能夠承擔(dān)密集的運算任務(wù)，且經(jīng)過巧妙的優(yōu)化后可作為嵌入式微處理器的主機，例如RISC-V微處理器軟核。同時晨熙家族作為業(yè)內(nèi)首個內(nèi)嵌SRAM的FPGA，能夠為用戶提供更多的可用I/O。

　　· GW2A-55 FPGA提供了55K用戶邏輯(LUT4)、2477K片上存儲空間、40個18位乘法器、6個PLL等資源，核心電壓為1.0V。

　　· GW2A-18 FPGA提供了18K用戶邏輯(LUT4)、871K片上存儲空間、48個18位乘法器、4個PLL等資源。核心電壓為1.0V。

　　· GW2AR-18 FPGA為GW2A-18的衍生款，在用戶邏輯之上還內(nèi)嵌了SRRAM/DDR存儲器。