時延估計算法的FPGA實現 作者： 時間：2017-06-05 來源：網絡 加入技術交流群 掃碼加入和技術大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 時延估計是雷達、聲納等領域經常遇到的一個問題，提出了利用相關計算法實現時延估計，并通過互譜插值提高估計精度。結合FPGA器件特性，運用VHDL語言編程，實現了整個相關算法。利用QuartusⅡ和Matlab軟件進行了聯合仿真，結果證明了設計的正確性。本文引用地址：http://www.czjhyjcfj.com/article/201706/349312.htm時延估計算法的FPGA實現.pdf
加入技術交流群
評論