• <li id="00i08"><input id="00i08"></input></li>
  • <sup id="00i08"><tbody id="00i08"></tbody></sup>
    <abbr id="00i08"></abbr>
  • 新聞中心

    EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于FPGA的高速并行Viterbi譯碼器的設(shè)計與實現(xiàn)

    基于FPGA的高速并行Viterbi譯碼器的設(shè)計與實現(xiàn)

    作者: 時間:2017-06-05 來源:網(wǎng)絡(luò) 收藏

    針對319,提出一種實現(xiàn)方案。該方案兼顧了資源消耗和譯碼效率,通過有效的時鐘和存儲介質(zhì)復(fù)用,實現(xiàn)了高速并行的譯碼功能,并利用Verilog語言在Xilinx ISE 6.2中進行了建模仿真和綜合實現(xiàn)。

    本文引用地址:http://www.czjhyjcfj.com/article/201706/349281.htm

    基于的高速并行的設(shè)計.pdf



    關(guān)鍵詞: 卷積編碼 Viterbi譯碼器 FPGA

    評論


    相關(guān)推薦

    技術(shù)專區(qū)

    關(guān)閉
    主站蜘蛛池模板: 阿拉善左旗| 宜丰县| 大姚县| 蓝山县| 西城区| 应用必备| 连州市| 胶州市| 桃源县| 城步| 五华县| 綦江县| 云龙县| 肥城市| 民和| 两当县| 建平县| 长沙县| 玛沁县| 乌拉特后旗| 文成县| 义乌市| 溆浦县| 青岛市| 绍兴市| 曲松县| 玛沁县| 闵行区| 抚州市| 博客| 广宁县| 阿拉尔市| 和静县| 乐平市| 吉首市| 宝应县| 烟台市| 鄂托克旗| 九寨沟县| 龙川县| 漳浦县|