基于FPGA的FOR循環并行CRC流水線算法

通過研究通用串行循環冗余校驗(CRC)編碼技術并在此基礎上,利用等式代換或矩陣變換等方法推導出通用并行CRC編碼電路結構。根據傳統的并行CRC編碼方法,發現在高速數據傳輸校驗中,需要大量的人為計算量,由于計算量大,容易產生一些計算錯誤。于是在傳統的串行CRC編碼的思想基礎上,利用FOR循環語句與流水線技術相結合,提出基于FPGA的FOR循環并行CRC流水線算法。

基于FPGA的FOR循環并行CRC流水線算法.pdf