數字電子時鐘電路圖設計原理

　　石英晶體振蕩器和六級十分頻器組成標準秒發生電路。其中“非”門用作整形以進一步改善輸出波形。利用二-十計數器的第四級觸發器Q3端輸出脈沖頻率 是計數脈沖的1/10，構造一級十分頻器。如果石英晶體振蕩器的震蕩頻率為1MHz，則經六級十分頻后，輸出脈沖的頻率為1Hz，即周期為1s，即標準秒 脈沖。

　　標準秒脈沖進入秒計數器進行六十分頻后，得出分脈沖;分脈沖進入分計數器再經六十分頻后得出時脈沖;時脈沖進入時計數器。時、分、秒各計數器經譯碼顯 示出來。最大顯示值為23小時59分59秒，再輸入一個脈沖后，顯示復位成零。比如，計數器可選74LS161芯片、譯碼器可選74LS248、顯示器可 選LC5011-11。

　　校“時”和校“分”的校準電路是相同的，今以校“分”為例。“與非”門G1、G2、G3構成一個二選一電路。正常計時時，通過基本RS觸發器打開“與 非”門G1而封閉G2門，這樣秒計數器輸出的脈沖可經G1、G3進入分計數器，而此時G2由于一個輸入端為0，校準用的秒脈沖進不去。在校準“分”時，按 下開關S1，情況正好適反：G1被封門而G2打開，標準秒脈沖直接進入分計數器進行快速校“分”。