嵌入式脈象采集儀電路設計
加入技術(shù)交流群
3 FPGA模塊的關(guān)鍵電路設計
3．1 脈象采樣控制器的設計
為了使設計簡單化，對于脈象采集控制的FPGA設計，采用在SoPC系統(tǒng)外做控制電路部分，然后通過SoPC的PIO與SoPC連接。由脈象信號采樣的組成可知，脈象采集與FPGA相連的只有數(shù)據(jù)線接口和控制線，3路脈搏信號和3路信號共用一個ADC。
由于脈搏信號的頻率較低，大多在100 Hz以下，所以每一通道的脈搏信號采樣頻率設定為1 kHz左右就能滿足采樣的需要，也就是1 ms的時間間隔要對3個通道循環(huán)1遍。每一通道都經(jīng)過數(shù)據(jù)采集初始化、啟動采集、數(shù)據(jù)輸出、鎖存等4步，計算每一步時間約為83μs。也就是說，如果每一步都能在83μs內(nèi)完成，就可以利用1個周期為83μs的外部時鐘控制狀態(tài)的翻轉(zhuǎn)。AD678的轉(zhuǎn)換時間是5μs，而NIOSⅡ的操作時間在ns級，所以 83μs內(nèi)完全能夠完成每一步的操作需要。采集控制部分分為2部分實現(xiàn)，一部分實現(xiàn)83μs的時序，另一部分是采集的狀態(tài)機設計。83μs的實現(xiàn)采用外部時鐘分頻的方法，采集狀態(tài)機的轉(zhuǎn)換受83μs時序部分的輸出控制。狀態(tài)機的設計中，寸、關(guān)、尺三部分需要循環(huán)一遍，每一部又包括采樣的初始化、啟動轉(zhuǎn)換、轉(zhuǎn)換結(jié)束、存數(shù)據(jù)等5步操作。具體源程序如下：
linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解（linux不再難懂）
評論